集成電路的研制精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路的研制主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路的研制范文

關(guān)鍵詞：CD4046 CD4018 MSP430F149 OPA820 基波 諧波 方波

1 方案設(shè)計(jì)

1.1 系統(tǒng)分析

系統(tǒng)設(shè)計(jì)框圖如圖1所示。

圖1 系統(tǒng)分析

該系統(tǒng)主要由方波振蕩電路、分頻濾波電路、移相電路、加法電路及幅值測量顯示電路組成。由方波振蕩電路產(chǎn)生150KHZ方波，經(jīng)分頻分別得到10KHZ、30KHZ和50KHZ的方波，通過濾波得到10KHZ、30KHZ和50KHZ正弦波。正弦波經(jīng)移相后由加法電路疊加生成合成信號，同時由幅值測量顯示電路顯示對應(yīng)正弦波的幅值。

1.2 系統(tǒng)設(shè)計(jì)與理論計(jì)算

振蕩電路

振蕩電路如圖2所示。該模塊主要由鎖相環(huán)CD4046構(gòu)成的電路來實(shí)現(xiàn)。要產(chǎn)生頻率為10kHz和30kHz，幅度為6V和2V的正弦波信號，則輸入信號幅度必須大于6V，鎖相環(huán)鎖定在30KHZ附近。

圖2 振蕩電路

CD4046是通用的CMOS鎖相環(huán)集成電路，其鎖相環(huán)采用的是RC型壓控振蕩器。當(dāng)9腳輸入端輸入5V電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調(diào)節(jié)電阻R2的阻值即可調(diào)整振蕩器振蕩頻率，振蕩方波從4腳輸出。

f0=1/8*C1*（（V1-VGS）R1+（VDD-2*VTP）R2）

其中V1是9腳的輸入電壓，VGS是鎖相環(huán)內(nèi)部MOS管的柵-源極壓降，VTP是柵極的開啟閾值電壓，VDD是工作電壓。

當(dāng)C1=103Pf，R1=100k時，振蕩頻率變化范圍為80-

150KHZ。

分頻電路

CD4018是一個高電壓型可預(yù)置1/N計(jì)數(shù)分頻器，固定可編程2，3，4，5，6，7，8，9，10分頻。包括5級約翰遜計(jì)數(shù)器，提供時鐘，復(fù)位，數(shù)據(jù)，預(yù)置允許，特點(diǎn)是額定電壓達(dá)20V，全靜態(tài)工作，標(biāo)準(zhǔn)化對稱輸出特性，5V電壓，10V和15V參數(shù)級別。5分頻電路如圖3所示。

圖3 5分頻電路

圖4 濾波電路

濾波電路

本模塊采用TI公司UAF42有源濾波器。UAF42是具有高集成度，特點(diǎn)是通用性強(qiáng)，可根據(jù)需要設(shè)計(jì)成低通，高通，帶通和帶阻濾波器，具有高精度頻率和高Q值，片內(nèi)集成有1000pF±5%的電容。本設(shè)計(jì)三路正弦波都采用低通濾波，電路相似，參數(shù)不盡相同。其中10K正弦波濾波電路如圖4所示。

當(dāng)采用如圖4電路時，為低通濾波器，此時有f= /2π，ω2=R2/R1RF1RF2C1C2，其中f為濾波器截止頻率。根據(jù)UAF42內(nèi)部電路可知：R1=R2=50KΩ，C1=C2=1000PF，同時外部電路滿足RF1=RF2=R5+R6=R7+R8，所以ω與f就與R5，R6，R7，R8有關(guān)，調(diào)節(jié)R6、R7來滿足要求。

濾波器品質(zhì)因數(shù)Q=（1+R4（RG+RQ）/RGRQ）/（1+R2/R1）*（R2RF1C1/R1RF2C2）1/2，其中RG為增益控制電阻，RQ為品質(zhì)因數(shù)調(diào)節(jié)電阻，RG=R3，RQ=R4，UAF42內(nèi)部R4=50KΩ，于是Q就與圖中的R3，R4有關(guān)，調(diào)節(jié)R4來滿足要求。

移相電路

圖5 移相電路

移相電路如圖5所示，由兩級運(yùn)放組成，本設(shè)計(jì)中采用LF353，第一級運(yùn)放與C17、R23構(gòu)成有源微分網(wǎng)絡(luò)，第二級運(yùn)放與R24、C19組成有源積分網(wǎng)絡(luò)。當(dāng)輸入正弦交流信號時，第一級運(yùn)放輸出超前相位信號，第二級運(yùn)放輸出一滯后相位信號，通過調(diào)節(jié)R24可使輸出信號與輸入信號相位發(fā)生變化。

加法電路

加法電路如圖6所示，本設(shè)計(jì)采用同相輸入加法電路。輸出Uo=（1+R25/R27）（U1+U2+U3）。當(dāng)R25=R27時，Uo=2（U1+U2+U3），此時實(shí)現(xiàn)輸入信號疊加。

圖6 加法電路

圖7 峰值檢波電路

幅值檢測顯示電路

該電路由峰值檢波電路和顯示電路組成。

①峰值檢波電路

如圖7所示，峰值檢波電路由二極管，電解電容，和一個大電阻組成。

②峰值顯示電路

本電路由TI公司MSP430F149單片機(jī)及相應(yīng)電路組成，電路如圖8所示。

圖8 MSP430F149幅值測量顯示電路

其中MSP430F149是TI公司16位超低功耗單片機(jī)。由2個16位定時器、8路快速12位A/D轉(zhuǎn)換器、2個通用串行同步/異步通信信號接口和18個I/O引腳等構(gòu)成的微控制器。其特點(diǎn)是電源電壓范圍為1.8V-3.6V，超低功耗，內(nèi)部集成看門狗定時器。

通過F149單片機(jī)的P1.0、P1.1和P1.2口分別進(jìn)行AD采樣，得到10KHZ、30KHZ和50KHZ正弦波的幅值，通過按鍵SW1、SW2、SW3切換在12864液晶上顯示各自峰值。

2 測試結(jié)果

在測試階段，我們對得到的正弦波進(jìn)行了頻率、峰峰值的測量并計(jì)算了峰峰值測量誤差。測試得到的數(shù)據(jù)如表1所示。

表1 數(shù)據(jù)分析表

參考文獻(xiàn)：

[1]康華光.《電子技術(shù)基礎(chǔ)——模擬部分》，高等教育出版社，2006.

1.

[2]SLAU049D，MSP430x1xx Family User's Guide，Texas Inst-

ruments，USA.

第2篇：集成電路的研制范文

關(guān)鍵詞：火電廠；鍋爐安裝；施工組織設(shè)計(jì)

前言：鍋爐是火電廠整體運(yùn)作的基礎(chǔ)，鍋爐安裝工程的科學(xué)性與合理性直接決定了火電廠整體的安全，并直接影響其供電區(qū)域內(nèi)的用電安全，所以針對火電廠鍋爐安裝工程的施工組織設(shè)計(jì)進(jìn)行深入研究是經(jīng)濟(jì)發(fā)展的必然需求。

一、火電廠鍋爐安裝工程的施工組織設(shè)計(jì)的基本組成

由于鍋爐安裝工程在火電廠運(yùn)行中有重要作用，所以其組織設(shè)計(jì)的基本構(gòu)成并不是由設(shè)計(jì)人員自主決定，我國頒發(fā)了《火電建設(shè)安全施工管理規(guī)定》明確指出了其組織設(shè)計(jì)應(yīng)該包括以下幾個方面：具體工程概況分析、設(shè)計(jì)編制的依據(jù)和與原則、施工進(jìn)行的總體部署和相關(guān)的組織管理機(jī)構(gòu)、對于施工關(guān)鍵部位和特殊季節(jié)以及突發(fā)事件影響下的具體施工辦法也要有明確的說明，根據(jù)不同火電廠鍋爐安裝的實(shí)際情況，對所規(guī)定的基本組成劃分側(cè)重點(diǎn)著重進(jìn)行分析，由此可見此項(xiàng)組織設(shè)計(jì)要實(shí)現(xiàn)科學(xué)合理，不僅要考慮鍋爐自身質(zhì)量包括型號、材料等，還要考慮到參與施工的人的技術(shù)水平、施工方法的準(zhǔn)確性等[1]。

二、火電廠鍋爐安裝工程施工組織設(shè)計(jì)的重點(diǎn)

（一）火電廠鍋爐安裝工程施工組織設(shè)計(jì)的編制

1. 現(xiàn)階段編制過程中存在的問題

由于我國對火電廠鍋爐安裝工程施工組織設(shè)計(jì)的重視相對西方國家相對較晚，所以整體雖呈現(xiàn)出發(fā)展的趨勢，但應(yīng)用的過程中仍然存在一些問題，例如工作人員在進(jìn)行編制的過程中經(jīng)常根據(jù)以往的經(jīng)驗(yàn)或?qū)⒔M織設(shè)計(jì)文件進(jìn)行簡單形式化的改編，這樣使編制與過路安裝工程的實(shí)際情況會存在較大差異，如果施工過程中以這種自身存在問題的編制作為施工依據(jù)，必然導(dǎo)致鍋爐的安裝質(zhì)量難以符合現(xiàn)實(shí)需要，甚至給熱電廠整體安全埋下隱患，由此可見端正設(shè)計(jì)者的態(tài)度，以客觀實(shí)際為依據(jù)，進(jìn)行全面合理的科學(xué)設(shè)計(jì)是現(xiàn)階段火電廠鍋爐安裝工程的必然要求[2]。

2. 應(yīng)采用的編制方法

在對火電廠鍋爐安裝工程施工組織設(shè)計(jì)進(jìn)行編程的過程中首先要通過對技術(shù)文件的詳細(xì)閱讀對工程的概況有整體的了解，并根據(jù)圖紙?jiān)O(shè)計(jì)對工程實(shí)施過程中技術(shù)難度、施工量、施工環(huán)境等基本信息有比較全面的掌握；然后將技術(shù)文件信息與現(xiàn)實(shí)情況進(jìn)行對比，確定文件信息的準(zhǔn)確性，并根據(jù)真實(shí)的基本信息和個人的設(shè)計(jì)經(jīng)驗(yàn)對施工過程中應(yīng)用的技術(shù)進(jìn)行深入分析，判斷圖紙中涉及的每一項(xiàng)技術(shù)可行性及實(shí)施效果，在這個過程中對于施工處理難點(diǎn)及鍋爐安裝的難點(diǎn)要予以足夠的重視，根據(jù)現(xiàn)實(shí)施工環(huán)境及工人的施工技術(shù)水平對施工人員的選定和施工設(shè)備的配備做出科學(xué)合理的預(yù)算，保證工程進(jìn)展在不會因?yàn)榧夹g(shù)難度而被影響的同時，施工質(zhì)量滿足圖紙要求；除此之外施工過程可能會受到一些不可抗力的影響而發(fā)生突發(fā)事件，所以在進(jìn)行編制的過程中要對突發(fā)事件進(jìn)行全面的考慮，切實(shí)保證編制的科學(xué)性，例如隨著季節(jié)變化降雨量不同，鍋爐安裝地理位置的選擇和施工的進(jìn)程等就會受到影響；施工人員在技術(shù)難點(diǎn)環(huán)節(jié)出現(xiàn)技術(shù)事故也會影響施工進(jìn)程能否按照原有的編制順利進(jìn)行；甚至在施工的過程中可能出現(xiàn)鍋爐型號與圖紙?jiān)O(shè)計(jì)不符等由于工作人員疏忽而導(dǎo)致的問題，這些問題都是有一定幾率存在的，設(shè)計(jì)人員不能理想化的全部否定，所以要根據(jù)現(xiàn)實(shí)情況在編制的過程中設(shè)計(jì)出應(yīng)急方案，盡可能使設(shè)計(jì)的編制滿足現(xiàn)實(shí)施工過程中的各種變化需求，這樣才能為后期的設(shè)計(jì)執(zhí)行提供完整、準(zhǔn)確的參考依據(jù)，使安裝工程更加具有科學(xué)性[3]。

（二）火電廠鍋爐安裝工程施工組織設(shè)計(jì)的執(zhí)行

1. 現(xiàn)階段執(zhí)行過程中存在的問題

由于施工設(shè)計(jì)人員對編制重要性沒有準(zhǔn)確的認(rèn)識，所以對施工組織的設(shè)計(jì)目標(biāo)也不可能準(zhǔn)確的定位，這就造成現(xiàn)階段在執(zhí)行的過程中實(shí)際操作與設(shè)計(jì)目標(biāo)方向很難保持一致，執(zhí)行的力度缺乏統(tǒng)一的標(biāo)準(zhǔn)，執(zhí)行的體系也不夠完善，施工工作人員難以劃分各自的工作重點(diǎn)和職責(zé)，使執(zhí)行過程被迫以個體的形式開展，不僅不能夠保證執(zhí)行整體的質(zhì)量，而且對于人力、設(shè)備、技術(shù)難點(diǎn)等方面都無法實(shí)現(xiàn)合理安排與控制。由此可見想要按照設(shè)計(jì)目標(biāo)執(zhí)行設(shè)計(jì)，需要有科學(xué)全面的編制做基礎(chǔ)，需要有明確的設(shè)計(jì)目標(biāo)做指引，需要有合理的執(zhí)行規(guī)劃和體系作保證。

2. 應(yīng)采用的執(zhí)行辦法

根據(jù)實(shí)際情況制定出科學(xué)合理的編制，在執(zhí)行的過程中不僅要嚴(yán)格按照編制進(jìn)行而且要積極的根據(jù)現(xiàn)實(shí)情況的需要進(jìn)行調(diào)整，兩者看似矛盾但在執(zhí)行的過程中卻互相促進(jìn)，只有嚴(yán)格按照編制執(zhí)行才能夠?qū)?zhí)行整體運(yùn)作狀態(tài)及進(jìn)行有全面的把握，并能夠有計(jì)劃的面對即將出現(xiàn)的技術(shù)難點(diǎn)，使執(zhí)行有據(jù)可依，但在現(xiàn)實(shí)的執(zhí)行過程中必然會出現(xiàn)一些編制中未考慮的問題，如果仍盲目按照編制進(jìn)行，就會忽略問題的嚴(yán)重性，在執(zhí)行的過程中留下隱患使鍋爐安裝質(zhì)量難以保證，與設(shè)計(jì)的目的背道而馳，所以在面臨突發(fā)事件的時候要根據(jù)現(xiàn)實(shí)情況以及編制對后期工作的安排情況進(jìn)行有針對性的調(diào)整，這樣才能夠?qū)⑷肆Α⒓夹g(shù)、設(shè)備等有效資源在突發(fā)問題上得到集中優(yōu)化使用，而且將執(zhí)行對下階段編制的依賴可信度調(diào)制最高，降低對接下來執(zhí)行的影響程度，由此可見，執(zhí)行的過程就是將編制與現(xiàn)實(shí)情況相融合的過程[4]。

三、火電廠鍋爐安裝工程施工組織設(shè)計(jì)的細(xì)節(jié)優(yōu)化

火電廠鍋爐安裝工程施工組織設(shè)計(jì)是一項(xiàng)對細(xì)節(jié)要求極為嚴(yán)格的項(xiàng)目，所以傳統(tǒng)的粗放管理并不能夠滿足其需求，所以在設(shè)計(jì)的過程中必須要采用精細(xì)化管理模式，不論是在編制的過程中還是在執(zhí)行的環(huán)節(jié)都要對問題進(jìn)行細(xì)化，從工程招標(biāo)工作開始對施工方的優(yōu)劣勢與安裝施工的具體情況進(jìn)行細(xì)化分析，然后對施工方工作人員技術(shù)水平及施工難點(diǎn)技術(shù)要求進(jìn)行細(xì)化對比，分析安裝工程實(shí)施的可行性，進(jìn)而對施工文件、施工領(lǐng)導(dǎo)組織、施工管理體系、施工成本、施工條件、施工進(jìn)程安全性等一系列問題進(jìn)行細(xì)化分析，在編制的過程中細(xì)化管理可以使編制與現(xiàn)實(shí)情況的符合程度得到有效提高，為執(zhí)行提供更可靠的參考依據(jù)，使執(zhí)行更加具有與科學(xué)性和合理性，為優(yōu)質(zhì)的鍋爐質(zhì)量做好理論基礎(chǔ)，而在此基礎(chǔ)上對執(zhí)行進(jìn)行細(xì)化管理，可以及時發(fā)現(xiàn)執(zhí)行過程中可能存在的問題，而且將人員的職責(zé)、工作重點(diǎn)進(jìn)行了詳細(xì)的劃分，可以使人力物力在面對重難點(diǎn)技術(shù)環(huán)節(jié)或突發(fā)事件時得到合理的整合，為優(yōu)質(zhì)鍋爐質(zhì)量做好實(shí)踐準(zhǔn)備。由此可見，火電廠鍋爐安裝工程施工組織設(shè)計(jì)雖然基本構(gòu)成并不復(fù)雜，但是在實(shí)際編制和執(zhí)行的過程中卻要面臨和解決很多問題，每一個問題都會影響到鍋爐安裝質(zhì)量甚至發(fā)電廠的整體運(yùn)作，所以作為設(shè)計(jì)者要用把握全局的眼光，對其中涉及的人、設(shè)備、突發(fā)時間進(jìn)行全面細(xì)致的分析，將優(yōu)化配置作為設(shè)計(jì)的核心[5]。

結(jié)論：火電廠鍋爐安裝工程施工組織設(shè)計(jì)的編制與執(zhí)行質(zhì)量直接影響了鍋爐安裝工程的進(jìn)度、成本、甚至質(zhì)量，所以在設(shè)計(jì)的過程中必須予以重視，通過對編制和執(zhí)行的細(xì)節(jié)優(yōu)化可以有效地提升設(shè)計(jì)質(zhì)量，從而使鍋爐施工工程更加的順利，使熱電廠的整體運(yùn)行安全性更加得到保障，在激烈的市場競爭中可以有力的推動火電廠企業(yè)向前發(fā)展。

參考文獻(xiàn)

[1] 王海波.火電廠鍋爐安裝工程施工組織設(shè)計(jì)探討[J].中國新技術(shù)新產(chǎn)品，2012，11（25）：104-107.

[2] 熊柳智.火電廠鍋爐安裝工程施工組織設(shè)計(jì)分析[J].科技資訊，2013，09（23）：109-111.

[3] 譚吉.施工組織設(shè)計(jì)優(yōu)化實(shí)證研究[D].沈陽：沈陽建筑大學(xué)，2011.

第3篇：集成電路的研制范文

【關(guān)鍵詞】輸電線路；狀態(tài)檢修；控制要素；經(jīng)濟(jì)運(yùn)行；安全可靠；檢修制度；經(jīng)濟(jì)效益；社會效益

0 引言

隨著電網(wǎng)建設(shè)的步伐加快，電網(wǎng)科技含量的提升，新技術(shù)、新裝置的大規(guī)模應(yīng)用，以及企業(yè)自身發(fā)展要求和社會供電服務(wù)承諾工作的推進(jìn)，對安全生產(chǎn)、提高供電可靠性和優(yōu)質(zhì)服務(wù)方面提出了更高的要求，如何利用先進(jìn)的技術(shù)設(shè)備，在積累了豐富的輸電線路檢修經(jīng)驗(yàn)的基礎(chǔ)上，改變原有定期檢修的固定模式，尋求設(shè)備檢修新思路成為一種必然。

1 狀態(tài)檢修的控制要素

1.1 線路元件的控制

輸電線路是保證電能傳輸?shù)幕A(chǔ)，必須采取先進(jìn)的管理辦法，搞好其維護(hù)和檢修工作；在初次投運(yùn)前和運(yùn)行過程中都要確認(rèn)其完好情況，使之經(jīng)常處于良好的運(yùn)行狀態(tài)。

1.1.1 三檢修制度

為保持線路運(yùn)行的穩(wěn)定性和經(jīng)濟(jì)性，要求供電企業(yè)應(yīng)實(shí)施運(yùn)行人員的日常點(diǎn)檢與專職責(zé)任人員的巡檢相結(jié)合的“三檢制”，并應(yīng)長期堅(jiān)持。

1）點(diǎn)檢：依靠線路維護(hù)人員和運(yùn)行值班人員，根據(jù)“線路運(yùn)行記錄”所記載的部位進(jìn)行定點(diǎn)檢查；

2）巡查：在點(diǎn)檢的基礎(chǔ)上，由專職責(zé)任人員采用專用儀器、儀表對點(diǎn)檢情況進(jìn)行定量復(fù)查。例如，利用紅外線測溫裝置或紫外監(jiān)測裝置探測導(dǎo)線接頭發(fā)熱現(xiàn)象等；其檢查項(xiàng)目、周期和頻次可根據(jù)線路具體運(yùn)行情況來確定；

3）定檢：根據(jù)“線路元件的缺陷記錄”中對線路所提出的問題，建立周期點(diǎn)檢卡，并由電力公司技術(shù)部門或?qū)Ｘ?zé)人員對設(shè)備的技術(shù)狀態(tài)進(jìn)行檢查。

1.1.2 定期分析線路運(yùn)行技術(shù)狀態(tài)

對重點(diǎn)線路或故障多發(fā)線路，應(yīng)定期進(jìn)行調(diào)查分析，查明原因，采取對策。這種分析除使用技術(shù)檢測工具外，還可輔以常用的計(jì)算機(jī)數(shù)據(jù)信息，分層次逐項(xiàng)深入地進(jìn)行。并根據(jù)分析結(jié)果，編制對策計(jì)劃，及時進(jìn)行維修，使之達(dá)到良好狀態(tài)后再運(yùn)行。

1.1.3 執(zhí)行線路的強(qiáng)制檢修制度

強(qiáng)制性檢修是根據(jù)線路的年度檢修計(jì)劃和在“三檢制”中發(fā)現(xiàn)的潛在性問題，對線路實(shí)行強(qiáng)制性檢修的一種制度。在實(shí)際執(zhí)行中應(yīng)做好以下幾項(xiàng)工作以保證檢修質(zhì)量。

1）依據(jù)線路的運(yùn)行時間、運(yùn)行歷史及現(xiàn)狀，復(fù)雜系數(shù)及所帶負(fù)荷的大小，實(shí)行分類編組，由檢修人員實(shí)行分組包干負(fù)責(zé)；

2）設(shè)立線路專職運(yùn)行考核員，統(tǒng)計(jì)線路的運(yùn)行、維修狀況，考核線路的完好率；

3）對檢修后的線路，重新進(jìn)行級別驗(yàn)證，審定合格后方可投入運(yùn)行。

1.2 人為因素的控制

任何生產(chǎn)過程都離不開作業(yè)人員，在保證輸電線路檢修質(zhì)量的因素中，人是最主要的因素，但又是最難以控制的因素。線路缺陷或事故的產(chǎn)生，往往都與檢修人員的質(zhì)量意識、操作技能和工作作風(fēng)直接相關(guān)。為了實(shí)現(xiàn)對人為因素的有效控制，應(yīng)做好以下主要工作：

1）加強(qiáng)“質(zhì)量第一，用戶至上”的質(zhì)量意識教育，實(shí)施可追溯性的管理方法，建立健全質(zhì)量責(zé)任制；

2）嚴(yán)格執(zhí)行檢修規(guī)程，加強(qiáng)專業(yè)化檢修培訓(xùn)，頒發(fā)檢修操作等級合格證，實(shí)行持證上崗；

3）通過各專業(yè)間的人員調(diào)整，消除檢修人員的厭煩情緒；

4）廣泛開展Qc小組活動，促使檢修人員加強(qiáng)自我提高和自我改進(jìn)能力，提倡自我管理，開拓創(chuàng)新。

2 狀態(tài)檢修的發(fā)展目標(biāo)

根據(jù)以上分析，結(jié)合平頂山電力公司實(shí)際情況，我認(rèn)為做好輸電線路的狀態(tài)檢修工作應(yīng)做到以下幾點(diǎn)：

1）在輸電線路狀態(tài)檢修的初期，首先必須建立完整的狀態(tài)檢修組織機(jī)構(gòu)和有關(guān)制度、標(biāo)準(zhǔn)。在初期階段，工作量多，難度大，且各單位運(yùn)行檢修能力、技術(shù)水平參差不齊，應(yīng)實(shí)行以計(jì)劃檢修為主、狀態(tài)檢修為輔的檢修模式。相關(guān)部門要認(rèn)真組織研究，制定出符合各單位實(shí)際情況的《輸電線路狀態(tài)檢修實(shí)施辦法》。

2）努力提高在線監(jiān)測手段，合理調(diào)整試驗(yàn)和檢修周期，從而持續(xù)推進(jìn)狀態(tài)檢修的發(fā)展。在充分利用現(xiàn)有的技術(shù)條件和裝備資源，搞好常規(guī)測試和測試分析工作的基礎(chǔ)上，不斷應(yīng)用新的檢測技術(shù)，提高對線路運(yùn)行健康診斷的水平。

3）逐步完善各種監(jiān)測手段，完善知識庫，完善狀態(tài)檢修智能診斷系統(tǒng)，狀態(tài)檢修檢修方式進(jìn)一步優(yōu)化，充分發(fā)揮狀態(tài)檢修的作用，實(shí)現(xiàn)以狀態(tài)檢修為主的檢修模式；形成精煉、高效的檢修管理模式。

為此，應(yīng)制定設(shè)備狀態(tài)檢修管理標(biāo)準(zhǔn)、檢修實(shí)施細(xì)則、狀態(tài)診斷管理制度等管理制度。編制設(shè)備狀態(tài)診斷標(biāo)準(zhǔn)、設(shè)備狀態(tài)評定分級與檢修策略等多項(xiàng)技術(shù)標(biāo)準(zhǔn)，并根據(jù)企業(yè)發(fā)展需要，及時對規(guī)章制度和技術(shù)標(biāo)準(zhǔn)進(jìn)行修訂完善，為推行設(shè)備狀態(tài)檢修提供可靠的制度保證。加強(qiáng)教育培訓(xùn)，全面提高狀態(tài)診斷人員的崗位技能和綜合素質(zhì)。

開展?fàn)顟B(tài)檢修，必須有一支精良的員工隊(duì)伍，特別是要有一支高素質(zhì)的狀態(tài)診斷技術(shù)人員作保障；要嚴(yán)格標(biāo)準(zhǔn)、嚴(yán)格要求，保證工作人員的高起點(diǎn)、高素質(zhì)；要抽出專門時間，聘請專家教授講課，廣泛開展業(yè)務(wù)培訓(xùn)，不斷提高工作人員的整體素質(zhì)；一要加大對狀態(tài)檢修的宣傳，使管理人員和普通員工在思想和行動上達(dá)成共識，促進(jìn)狀態(tài)檢修工作的順利開展。

3 線路檢修過程控制

制定科學(xué)的線路檢修過程控制，形成具有自身管理特色的狀態(tài)檢修管理模式，結(jié)合企業(yè)生產(chǎn)實(shí)際和自身管理特點(diǎn)，按照狀態(tài)檢修對企業(yè)管理過程控制程序的要求，對原線路檢修過程控制程序進(jìn)行調(diào)整和優(yōu)化。形成以計(jì)劃檢修、狀態(tài)檢修、事故檢修、改進(jìn)檢修相結(jié)合的線路檢修管理模式。

1）綜合診斷分析相關(guān)線路，提出檢修建議

根據(jù)線路巡檢、狀態(tài)監(jiān)測、技術(shù)監(jiān)督等工作情況，對線路進(jìn)行綜合診斷分析，結(jié)合季度檢修評估結(jié)論，編制、上報(bào)年度線路檢修建議書，明確線路定期養(yǎng)護(hù)工作計(jì)劃、線路檢修建議，估算相關(guān)檢修費(fèi)用等。

2）制定科學(xué)合理的檢修策略

根據(jù)線路在可靠性、安全、費(fèi)用及效率等四個方面的綜合評估結(jié)果，將線路分為若干等級，并制定出相應(yīng)的檢修策略。通過對線路分級，制定檢修方式，可以減少檢修的盲目性，提高工作效率，節(jié)省大量人力財(cái)力，提高經(jīng)濟(jì)效益。

3）嚴(yán)格執(zhí)行線路季度檢修計(jì)劃

根據(jù)線路檢修管理標(biāo)準(zhǔn)、質(zhì)量驗(yàn)收管理標(biāo)準(zhǔn)，由線路檢修部門組織開展檢修工作，接受生技部門的全過程監(jiān)督檢查，確保線路得到及時、合理的檢修和維護(hù)。

4）進(jìn)行季度線路檢修評估

相關(guān)部門應(yīng)定期召開評估會，按照年檢修計(jì)劃，對比檢修前與檢修后線路運(yùn)行參數(shù)的變化、檢修建議的執(zhí)行情況、執(zhí)行效果以及維護(hù)費(fèi)用等信息進(jìn)行評估，總結(jié)經(jīng)驗(yàn)，查找差距，為制定合理的線路檢修策略奠定基礎(chǔ)，實(shí)現(xiàn)狀態(tài)檢修閉環(huán)管理。

4 結(jié)束語

總之，輸電線路狀態(tài)檢修改變了原有定期檢修那種只依靠經(jīng)驗(yàn)和推斷以及上級要求來確定檢修計(jì)劃的方式，有效地克服了傳統(tǒng)的定期檢修所造成的維護(hù)不到位或維修過度的問題，不僅可節(jié)省檢修費(fèi)用而且還可提高設(shè)備的利用率和可靠性。

【參考文獻(xiàn)】

[1]王建.配電設(shè)備在線監(jiān)測與狀態(tài)檢修系統(tǒng)[D].北京：華北電力大學(xué)，2002.

[2]姚臻.基于狀態(tài)檢修的變電設(shè)備監(jiān)測系統(tǒng)的研究[D].武漢大學(xué)，2004.

[3]王計(jì)朝.輸電線路狀態(tài)檢修技術(shù)的研究[D].北京：華北電力大學(xué)，2009.

[4]田玲，邢建國.電氣設(shè)備實(shí)施狀態(tài)維修決策方法的探討[J].電網(wǎng)技術(shù)，2004（16）.

[5]朱洪波，魏少巖，閔勇.火電廠檢修管理模式的現(xiàn)狀與發(fā)展趨勢[J].中國電力，2004（04）.

[6]麻秀范，鮑海，張粒子，劉曉明.智能化供電設(shè)備狀態(tài)檢修決策支持系統(tǒng)設(shè)計(jì)[J].東北電力學(xué)院學(xué)報(bào)，2002（02）.

第4篇：集成電路的研制范文

關(guān)鍵字:數(shù)字電路;組合邏輯電路;時序邏輯電路

中圖分類號:TN79文獻(xiàn)標(biāo)識碼:A 文章編號:1673-0992(2010)06A-0042-01

眾所周知,近年,科學(xué)技術(shù)的不斷進(jìn)步帶動許多行業(yè)發(fā)生了翻天覆地的變化,電子信息行業(yè)走在了科學(xué)發(fā)展的前列,表現(xiàn)尤為突出的是數(shù)字電子技術(shù),科學(xué)進(jìn)步的浪潮中它迅速前進(jìn),已成為當(dāng)前發(fā)展最快的學(xué)科之一,數(shù)字邏輯器件已從60年代的小規(guī)模集成電路(SSI)發(fā)展到目前的中、大規(guī)模集成電路(MSI、LSI)及超大規(guī)模集成電路(VLSI)。那么,邏輯器件的變化也會影響整個數(shù)字邏輯電路的發(fā)展。

一、數(shù)字電路的狀態(tài)

數(shù)字電路顧名思義就是對數(shù)字信號進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路,它只有兩個狀態(tài)就是0和1。在數(shù)字電路中,低電平用0表示,高電平用1表示,有時低電位也用字母L(Light)表示,而高電位用字母H(High)表示。另外在對0和1理解時,還會有時間限制,因?yàn)閿?shù)字0、1表示電路狀態(tài),結(jié)合時間看電路時,要明白電路工作時序。

二、數(shù)字邏輯電路的基本定律

數(shù)字電路的設(shè)計(jì)在生活中使用非常廣泛,但是怎樣設(shè)計(jì)出符合要求的電路,這就是一門技術(shù)活了。因此理解數(shù)字電路設(shè)計(jì),重點(diǎn)在基本概念和基本方法上。數(shù)字設(shè)計(jì)中邏輯代數(shù)基本定律、組合邏輯和時序邏輯的概念是分析和設(shè)計(jì)數(shù)字系統(tǒng)的基礎(chǔ),也是設(shè)計(jì)大規(guī)模集成芯片的基礎(chǔ),所以我們在說數(shù)字電路設(shè)計(jì)之前就要先了解邏輯代數(shù)的基本知識定律。邏輯代數(shù)是英國數(shù)學(xué)家喬治.布爾(Geroge . Boole)于1847年首先進(jìn)行系統(tǒng)論述的,也稱布爾代數(shù)。 所研究的是兩值變量的運(yùn)算規(guī)律,即0,1表示兩種不同的邏輯狀態(tài),稱這種只有兩種對立邏輯狀態(tài)的邏輯關(guān)系為二值邏輯。在邏輯代數(shù)中我們最先了解的就是進(jìn)制的轉(zhuǎn)換,計(jì)算機(jī)系統(tǒng)中一般二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制是了解最多的,轉(zhuǎn)換這些進(jìn)制也是最容易的,掌握其中的計(jì)算方法就能得到。

三、數(shù)字電路設(shè)計(jì)―組合邏輯和時序邏輯

在做數(shù)字電路設(shè)計(jì)時主要就是組合邏輯電路設(shè)計(jì)和時序邏輯電路設(shè)計(jì)。從一方面說,這兩種電路的設(shè)計(jì)是數(shù)字電路中的一個最基本的也是最重要的部分,只有會做這兩種電路的設(shè)計(jì)才算是對數(shù)字電路入門了。所以我們先對這兩種設(shè)計(jì)作下簡單的介紹。

如果說邏輯電路設(shè)計(jì)是數(shù)字電路的最基礎(chǔ)的組成部分,那么門電路就是帶動這些部分運(yùn)轉(zhuǎn)的重要元素,就像是一部機(jī)器,門電路就是機(jī)器中的零件,大家都知道零件在機(jī)器的運(yùn)轉(zhuǎn)中起著不容小覷的作用,如果在某個部位因?yàn)橐粋€小零件的出錯,可能會導(dǎo)致整個機(jī)器出故障。邏輯電路中最基本的門電路通常是與門、或門、非門。與門是邏輯與運(yùn)算的單元電路;或門是邏輯或運(yùn)算的單元電路;非門,也叫反相器,是實(shí)現(xiàn)邏輯非運(yùn)算的電路。在實(shí)際的應(yīng)用中并不是把它們直接使用,而是將它們組合成復(fù)合邏輯運(yùn)算與非、或非、與或非、異或、同或等常用的門來實(shí)現(xiàn)其功能。我們在日常生活中見得最多的就是交通燈的控制,就是用組合邏輯電路設(shè)計(jì)成的。在組合邏輯電路的設(shè)計(jì)中,利用門電路的組合完成的很多電路的設(shè)計(jì),編碼器、譯碼器就是組合邏輯電路中的器件,組成的液晶顯示器LCD,數(shù)碼顯示器LED。

時序邏輯電路中,主要的零件就是集成觸發(fā)器,在各種復(fù)雜的數(shù)字電路中不但需要對二值信號進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算,還經(jīng)常需要將這些信號和運(yùn)算結(jié)果保存起來,因此需要使用記憶功能的基本邏輯單元,而這種能儲存信號的基本單元電路就是觸發(fā)器。迄今為止,人們已經(jīng)研制出了很多種觸發(fā)器電路,根據(jù)電路結(jié)構(gòu)形式的不同,可以分為基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器等。這些觸發(fā)器的研制都是在前一種觸發(fā)器的基礎(chǔ)上改進(jìn)而來的,通俗的說是后人在前人的研究發(fā)明中不斷提煉出的新器件。因此同步觸發(fā)器是建立在基本RS觸發(fā)器的基礎(chǔ)上的,基本RS觸發(fā)器輸入信號可以直接控制觸發(fā)器的狀態(tài)翻轉(zhuǎn),而在實(shí)際應(yīng)用中往往要求在約定脈沖信號到來時,觸發(fā)器才能翻轉(zhuǎn),所以才有同步RS觸發(fā)器的出現(xiàn)。但是同步RS觸發(fā)器有空翻現(xiàn)象,不能正常計(jì)數(shù),因此人們又研制了主從觸發(fā)器,同樣為了克服主從觸發(fā)器的一次性變化,就有了邊沿觸發(fā)器的產(chǎn)生。

四、數(shù)字集成電路

在很多人看來,數(shù)字集成電路是非?？斩吹臇|西,因?yàn)橹皇且粔K芯片,卻能實(shí)現(xiàn)如此多的功能。那在數(shù)字集成電路中主要有哪些電路呢?常用的數(shù)字集成電路一般有CMOS電路和TTL電路兩種。CMOS電路有消耗功率低,工作電壓范圍廣和噪聲容限大的特點(diǎn),雖然在CMOS電路的輸入端已經(jīng)設(shè)置了保護(hù)電路,但由于保護(hù)二極管和限流電阻的幾何尺寸有限,它們所能承受的靜電電壓和脈沖功率均有一定限度。CMOS集成電路在儲存運(yùn)輸、組裝和調(diào)試過程中難免會接觸到某些帶靜電高壓的物體,所以一般要對輸入的靜電進(jìn)行保護(hù),另外CMOS還會出現(xiàn)電路鎖定效應(yīng),一般為了使用安全和方便,人們一直在研究從CMOS電路本身的設(shè)計(jì)和制造上克服鎖定效應(yīng)方法。當(dāng)然,集成電路一般的要求都非常高,它需要預(yù)先對芯片進(jìn)行設(shè)計(jì),編制一定的程序,而我們往往使用現(xiàn)成的電路,對它只做了一定的分析。

通過對數(shù)字電路的基本知識的解讀,當(dāng)然這只是很淺的一方面。而數(shù)字電路涉及到的一些專用的集成電路。由于專用集成電路(ASIC)是近期迅速發(fā)展起來的新型邏輯器件,這些器件的靈活性和通用性使它們已成為研制和審計(jì)數(shù)字系統(tǒng)的最理想器件。因此數(shù)字電路的發(fā)展在今后還有很大的空間,但是在發(fā)展的同時,數(shù)字電路的基礎(chǔ)的知識是不會改變的,只會在原來的基礎(chǔ)上得到更大的改進(jìn),這需要新新的電子人來改進(jìn)數(shù)字電路的不足地方,將它所存在的每一個缺點(diǎn)進(jìn)行彌補(bǔ),使各個部分它的作用發(fā)揮到最大。

數(shù)字電路在實(shí)際運(yùn)用中將越來越廣泛,現(xiàn)在在要求普及的數(shù)字電視已經(jīng)進(jìn)入了千家萬戶,數(shù)字化已經(jīng)成了必然的趨勢。但是任何技術(shù)知識,基礎(chǔ)都是最根本,最主要的,數(shù)字電路的組成剛好是是基礎(chǔ)。數(shù)字化的時代已經(jīng)到來,打好基礎(chǔ)知識是數(shù)字電路發(fā)展的前提條件。

第5篇：集成電路的研制范文

按照摩爾定律，集成電路上的晶體管數(shù)量每兩年將增加一倍。隨著電子制造商在越來越小的集成電路上放置越來越多的晶體管，摻雜成了一個嚴(yán)重問題，而摻雜是制造當(dāng)今集成電路核心硅襯底的必不可少的一個過程。

因此，該小組的挑戰(zhàn)是如何超越摻雜的限制。該小組建議，通過將分子貼附到硅表面(而不是混合其中)來影響門限電壓或柵電壓，而達(dá)到一定的門限電壓或柵電壓才能在源極(藍(lán)色)和漏極(藍(lán)色)間建立一個導(dǎo)電通道從而將器件導(dǎo)通。分子影響了器件層(紅色)內(nèi)的可用的載流子數(shù)量。這種方法和摻雜的功能一樣，在納米范圍內(nèi)效果更好。

萊斯大學(xué)化學(xué)系教授James Tour預(yù)計(jì)工業(yè)界會對該工藝有極大興趣。這種工藝使碳分子通過化學(xué)浴或蒸發(fā)的方法與硅鍵合起來。

該項(xiàng)研究在http：／／／doi／abs／10.1021／ja9002537，更多信息，請聯(lián)系萊斯大學(xué)的Mike williams，電話：001-713-348-6728，電子郵箱：mikewilUams@rice.edu。

――Christina Nickolas

我國研制成功10GHZ 8bit超高速DDS芯片

近日，中科院微電子所微波器件與集成電路研究室(四室)HBT超高速電路小組在劉新宇研究員和金智研究員的帶領(lǐng)下研制成功兩款基于1μm GaAs HBT工藝的8bit超高速直接數(shù)字頻率綜合器(DirectDigital frequency-Synthesizer，DDS)芯片DDS1和DDS2。

第6篇：集成電路的研制范文

1什么是微電子技術(shù)

微電子技術(shù)是在電子電路和電子系統(tǒng)的超小型化及微型化過程中逐漸形成和發(fā)展起來的，以集成電路為核心的電子技術(shù)。是由電路設(shè)計(jì)、工藝技術(shù)、檢測技術(shù)、材料配置及物理組裝等形成的技術(shù)體系。

2微電子技術(shù)的特征

微電子技術(shù)是在傳統(tǒng)的電子技術(shù)基礎(chǔ)上發(fā)展起來的。之所以稱之為“微電子”，顧名思義就是由于它是在微小的范疇內(nèi)的一種先進(jìn)技術(shù)，其特征是“四微”：

（1）它對信號的加工處理是在一種固體內(nèi)的微觀電子運(yùn)動中實(shí)現(xiàn)的；

（2）它的工作范圍是固體的微米級甚至晶格級微區(qū)；

（3）對信號的傳遞交換只在極微小的尺度內(nèi)進(jìn)行；

（4）它的容積很大，可以把一個電子功能部件，甚至一個子系統(tǒng)集成在一個微型芯片上。總之，微電子技術(shù)是指在幾乎肉眼看不見的范圍內(nèi)進(jìn)行工作的一種獨(dú)特而神奇的特種技術(shù)。

3微電子的發(fā)展趨勢

當(dāng)代微電子技術(shù)正在向著高集成度、高速、低功耗、低成本的方向發(fā)展。它的進(jìn)步主要借助于以下幾個方面：

3.1制造工藝的改進(jìn)

在制造工藝方面由最初的單層平面分布發(fā)展到后來的多層工藝（有多層高密度和多層多功能兩種方式），以降低成本，增加功能。采用人工超晶格工藝（一種用人工控制晶體晶格大小制造晶體的新工藝），制造的器件叫超晶格半導(dǎo)體器件。這種器件的速度比硅半導(dǎo)體器件快10-100倍。使用敏感集成電路（在一塊芯片上同時集成各種敏感元件及外圍電路），可以縮小體積，降低成本，提高可靠性，增加功能。系統(tǒng)的集成方法將從二維結(jié)構(gòu)向三維立體結(jié)構(gòu)發(fā)展，這樣會實(shí)現(xiàn)集成度的新突破，為集成電路的發(fā)展拓出一條新的可行之路。集成電路面世以來便以集成度每三年便翻兩番的摩爾定律發(fā)展。

3.2材料的更新

科學(xué)家正廣泛地探索以新材料取代硅晶體的可行途徑。隨著微電子技術(shù)的高速發(fā)展，硅材料的局限性已逐步暴露出來。采用砷化鎵、磷化銦等氧化物半導(dǎo)體材料和超導(dǎo)材料、金剛石材料制造集成電路，可以提高集成電路的開關(guān)速度、抗輻射能力和工作溫度（金剛石集成電路可在500℃-700℃下正常工作）。2000年2月12日，德國埃森大學(xué)和漢諾威大學(xué)宣布聯(lián)合研制成功在硅板上生長鍺半導(dǎo)體，由此制成的集成電路其開關(guān)速度將大大快于硅集成電路。同時，采用在有機(jī)物原子的化學(xué)鏈中儲存信息的技術(shù)所研制的“生物芯片”也取得了一些進(jìn)展。

3.3芯片尺寸的增大

芯片尺寸的增大可為集成度的提高提供物質(zhì)基礎(chǔ)，并且芯片尺寸越大，集成電路的平均成本越低。1998年，芯片尺寸已由原來的3-4英寸，增大到8-10英寸。目前已經(jīng)達(dá)到12英寸。預(yù)計(jì)今后幾年芯片的容量將達(dá)到令人震驚的程度，即一個芯片上可包含10億個元件，其電路僅有幾個原子那么薄。這必然會帶來芯片功能密度和性能價格比的大幅度提高。

4微電子技術(shù)發(fā)展需要突破的技術(shù)層次

（1）微細(xì)加工關(guān)鍵的加工工藝---光刻技術(shù)還是一個大問題。

（2）互連技術(shù)的可靠性問題還有待研究開發(fā)。

（3）新型器件結(jié)構(gòu)新型材料體系還大有潛力刻挖。

5微電子技術(shù)的廣泛應(yīng)用

微電子技術(shù)不僅使電子設(shè)備和系統(tǒng)的微型化成為可能，更重要的是它引起了電子設(shè)備和系統(tǒng)的設(shè)計(jì)、工藝、封裝等的巨大變革。所有的傳統(tǒng)元器件，如晶體管、電阻、連線等，都將以整體的形式互相連接，設(shè)計(jì)的出發(fā)點(diǎn)不再是單個元器件，而是整個系統(tǒng)或設(shè)備。

除了計(jì)算機(jī)以外，微電子技術(shù)在其他方面的應(yīng)用也是相當(dāng)廣泛的。從通信衛(wèi)星、軍事雷達(dá)、無人機(jī)、信息高速公路，到程控電話、手機(jī)、GPS，從氣象預(yù)報(bào)、遙感、遙測、醫(yī)療衛(wèi)生、能源、交通，到環(huán)境工程、自動化生產(chǎn)、日常生活，各個領(lǐng)域無不滲透著微電子技術(shù)。

微電子技術(shù)對電子產(chǎn)品的消費(fèi)者市場也產(chǎn)生了深遠(yuǎn)的影響。價廉、可靠、體積小、重量輕的微電子產(chǎn)品層出不窮。而落戶于各式各樣的普及型產(chǎn)品之中，進(jìn)入普通百姓家。例如電子玩具、游戲機(jī)、學(xué)習(xí)機(jī)以及其他家用電器產(chǎn)品等。就連汽車這種傳統(tǒng)的機(jī)械產(chǎn)品也滲透進(jìn)了微電子技術(shù)，采用微電子技術(shù)的電子引擎監(jiān)控系統(tǒng)、汽車安全防盜系統(tǒng)、現(xiàn)代汽車上有時甚至要有十幾到幾十個微處理器。

微電子技術(shù)發(fā)展日新月異，令人興奮不已。它對我們工作、生活和生產(chǎn)的影響無法估量。

參考文獻(xiàn)

[1]李凈，唐紅潔編著.第五章：新編現(xiàn)代科技概論[M].北京：中國政法大學(xué)出社，2008（11）.

[2]宗占國主編.第二章：微電子技術(shù)與計(jì)算機(jī)技術(shù)[M].北京：高等教育出版社，2008（05）.

作者單位

92823部隊(duì)二中隊(duì)海南省三亞市572021

第7篇：集成電路的研制范文

【關(guān)鍵詞】電子信息材料；低碳經(jīng)濟(jì)；發(fā)展應(yīng)用；集成電路和半導(dǎo)體材料

進(jìn)入新世紀(jì)以后，節(jié)能環(huán)保的概念開始在全世界范圍內(nèi)普及，作為低碳環(huán)保的一項(xiàng)有效途徑，低碳經(jīng)濟(jì)的發(fā)展可以有效地促進(jìn)整個社會的節(jié)能環(huán)?；顒?。低碳經(jīng)濟(jì)指的就是依托于低能耗、低污染、低排放的“三低要求”來作為核心的節(jié)能環(huán)保經(jīng)濟(jì)模式，這是人類文明的又一偉大壯舉。目前，我國在“可持續(xù)發(fā)展”的理念的指導(dǎo)下，在社會中大力采用“低碳經(jīng)濟(jì)”的生產(chǎn)模式，成功的實(shí)現(xiàn)了經(jīng)濟(jì)效益和環(huán)保效益的雙豐收。眾所周知，二十一世紀(jì)是電子信息的時代，人類社會對電子信息材料的需求量也是與日俱增，如何有效的實(shí)現(xiàn)電子信息材料的低碳經(jīng)濟(jì)，已經(jīng)成為了電子信息行業(yè)發(fā)展的一項(xiàng)重大課題。

一、簡要介紹各種可以用于低碳經(jīng)濟(jì)發(fā)展模式的電子信息材料

目前，在世界的電子信息行業(yè)里面，可以用來作為電子信息材料的主要材料有以下幾種：光電子材料、納米材料、寬禁半導(dǎo)體材料等等。目前，為了響應(yīng)電子信息材料的低碳經(jīng)濟(jì)發(fā)展，可以根據(jù)這些原料的特性研制出以下這些電子信息材料：

1、電子信息材料中的光電子材料

電子信息材料的光電子材料主要指的是液晶材料。目前，液晶材料已經(jīng)在電子信息行業(yè)得到了廣泛應(yīng)用，在電子信息行業(yè)里面，液晶材料絕大部分被應(yīng)用于電子顯示屏等高新技術(shù)范圍之內(nèi)。液晶材料的特性之一便是“光線扭曲向列型”，這種特性可以使液晶材料在有電流經(jīng)過的時候通過對電流的改變來實(shí)現(xiàn)對電子顯示屏上面的液晶序列的排列順序的改變。與此同時，再有電流經(jīng)過電子顯示屏的液晶材料的時候，外面的光線是不能夠直接穿過電子顯示屏的液晶材料的，這就使得液晶材料有成為低碳經(jīng)濟(jì)的特性。與傳統(tǒng)的其他電子顯示屏材料相比，液晶材料具有很多優(yōu)良的特性，液晶材料的能耗低已經(jīng)精確的準(zhǔn)確性以及迅捷的反應(yīng)，再加上柔和的調(diào)色功能。除此之外，液晶材料還是一種很有效的非線性光學(xué)材料，液晶材料的狀態(tài)一般是維持在軟凝聚的狀態(tài)。因此，液晶材料可以有效地實(shí)現(xiàn)光折變效應(yīng)，可以在電子儀器在很低的電流供應(yīng)下，發(fā)揮出強(qiáng)勁的性能，具有很高的開發(fā)潛力。另外，根據(jù)光學(xué)原理之中的光的干涉效應(yīng)，可以利用光線對液晶材料的干涉作用，使得液晶材料在反射類的光學(xué)器件里面得到廣泛的應(yīng)用。綜上所述，一系列優(yōu)良的特性使得液晶材料已經(jīng)逐步成為應(yīng)用最廣泛的電子顯示屏使用材料。

2、電子信息材料中的集成電路和半導(dǎo)體材料

目前，世界上的電子信息材料中的集成電路和半導(dǎo)體材料的最基礎(chǔ)的原材料大部分都是多晶硅原料，目前最廣泛采用的制作電子信息材料中的集成電路和半導(dǎo)體材料的技術(shù)則是經(jīng)過改進(jìn)的西門子法。經(jīng)過改良的西門子法制作多晶硅材料的集成電路和半導(dǎo)體材料的原理如下所述：使用鹽酸和工業(yè)使用的純硅粉在一個規(guī)定的溫度之下發(fā)生合成反應(yīng)，最終生成三氯氫硅材料，然后再采用分離精餾的手段，對已經(jīng)制得的三氯氫硅材料進(jìn)行進(jìn)一步的分離提純工作，最后把提純后的三氯氫硅放置進(jìn)入氫還原儀器里面經(jīng)行相關(guān)反應(yīng)操作，最后制得高純度的多晶硅，再進(jìn)一步加工就成為了日常所使用的電子信息材料中的集成電路和半導(dǎo)體材料。

通過改良的西門子法提煉出來的電子信息材料中的集成電路和半導(dǎo)體可以有效地改進(jìn)目前國際上的光伏零件問題。

二、簡述電子信息材料在低碳經(jīng)濟(jì)中的發(fā)展應(yīng)用思路

目前，根據(jù)節(jié)能環(huán)保和低碳經(jīng)濟(jì)的相關(guān)要求，電子信息材料在低碳經(jīng)濟(jì)中的發(fā)展應(yīng)用的主體模式應(yīng)當(dāng)找尋出新型的發(fā)展趨勢，其總體趨勢應(yīng)當(dāng)是朝向電子信息材料的尺寸擴(kuò)大化、電子零部件的智能化設(shè)計(jì)、電子材料的多功能作用趨勢、電子材料功能的高度集中化的趨勢發(fā)展。

1、發(fā)展集成電路類的電子信息材料

隨著電子科學(xué)與技術(shù)的不斷增長，目前的半導(dǎo)體材料和集成電路的主要材料已經(jīng)成為了環(huán)氧模塑料，通過這樣的原材料設(shè)計(jì)，可以有效地使得電子信息材料可以滿足低碳經(jīng)濟(jì)的節(jié)能環(huán)保的要求。

2、發(fā)展光電子材料類的電子信息材料

隨著電子科學(xué)與技術(shù)的不斷增長，作為一種非常有效的信息傳輸類型的電子信息材料，光電子材料在近幾年來得到了快速發(fā)展的機(jī)會，這將很有效使得電子信息材料可以滿足低碳經(jīng)濟(jì)之中電子材料的多功能作用趨勢、電子材料功能的高度集中化的要求。

3、發(fā)展新型元器件材料類的電子信息材料

隨著電子科學(xué)與技術(shù)的不斷增長，作為一種非常有效的降低環(huán)境污染，并可以有效的降低電子信息材料能量消耗的材料，新型元器件材料正在逐漸成為電子信息材料的重點(diǎn)研究項(xiàng)目之一，其可以有效的滿足電子信息材料發(fā)展的電子信息材料的尺寸擴(kuò)大化、電子零部件的智能化設(shè)計(jì)要求。

三、結(jié)語

目前，電子信息材料的低碳發(fā)展已經(jīng)成為了電子信息行業(yè)要攻克的主要課題之一，隨著科學(xué)技術(shù)的不斷發(fā)展，越來越多的電子信息材料已經(jīng)可以很好的完成節(jié)能環(huán)保的要求。在本文中，筆者將結(jié)合對低碳經(jīng)濟(jì)概念的解讀，并簡要的描述了幾種新型的節(jié)能環(huán)保的電子信息材料，并通過這樣的方式，具體的談了談研究了電子信息材料在低碳經(jīng)濟(jì)中的發(fā)展應(yīng)用思路。但是，由于本人的知識水平有限，因此，本文如有不到之處，還望不吝指正。

參考文獻(xiàn)：

[1]李來丙，李立波.新一代綠色無鹵化覆銅板的研制開發(fā)[J]，工程塑料應(yīng)用，2013，32（5）：42～44

[2]謝廣超，杜新宇，韓江龍.環(huán)氧模塑料在半導(dǎo)體封裝中的應(yīng)用[J]，中國集成電路，2013，（106）：64～69

[3]侯明，衣寶廉.燃料電池技術(shù)發(fā)展現(xiàn)狀[J]，電源技術(shù)，2012，32（10）：649～654

[4]蘇維.多晶硅生產(chǎn)的節(jié)能減排措施[J]，有色金屬加工，2013，37（2）：57～59

第8篇：集成電路的研制范文

 

發(fā)明三維集成電路的最初創(chuàng)意，首先來自英國雷達(dá)專家達(dá)默，他于1952年提出了電子設(shè)備固體塊的分層實(shí)現(xiàn)設(shè)想;其次來自美國物理學(xué)家費(fèi)曼，他于1959年闡明了利用堆疊工藝實(shí)現(xiàn)三維固體塊電子設(shè)備的思想:倡導(dǎo)節(jié)約芯片的平面面積，轉(zhuǎn)而向Z軸發(fā)展，以此設(shè)計(jì)三維電子百科全書、微型計(jì)算機(jī)和微型電動機(jī)。1960年代末，IBM和Motorola公司應(yīng)用三維封裝拉開了簡單立體IC的序幕，1979年發(fā)明了三維CMOS器件。從1968年進(jìn)入“硅器時代”之后，三維(立體)微電子學(xué)己經(jīng)初創(chuàng)。在21世紀(jì)，三維微電子學(xué)必將發(fā)展成為迎接深亞微米S0C技術(shù)挑戰(zhàn)和支撐摩爾定律持續(xù)有效的主流技術(shù)據(jù)預(yù)測，三維集成電路支配市場的時間將在2015年。

 

2三維1C

 

基于平面工藝的技術(shù)慣性，追求IC制造的單位芯片面積低成本，使得絕大多數(shù)實(shí)用硅集成電路采用二維平面結(jié)構(gòu)，主要實(shí)現(xiàn)了包括一個器件薄層和多個互連薄層的電子器件集成塊(二維IC)而真正實(shí)現(xiàn)達(dá)默設(shè)想的電子設(shè)備固體塊，是具有多器件層結(jié)構(gòu)的三維立體ic，因?yàn)樗嫦虻谌S，促進(jìn)了異質(zhì)材料、器件和信號通道的集成，縮短了金屬互連延遲，使三維IC(相對于二維IC)可實(shí)現(xiàn)更高的頻率、性能、密度和可靠性21互連延遲

 

從I960年至今，主要基于光刻機(jī)的進(jìn)步和MOS管等比例縮小原理(1974年，IBM公司)，二維IC在平面硅中追求高性價比的發(fā)展中一直與摩爾定律(1965年提出)符合得很好?？墒牵A(yù)測未來，局限在硅平面上利用更短波長光刻機(jī)進(jìn)一步提高IC集成度的發(fā)展速度可能趨緩。

 

姑且不論深亞微米技術(shù)所面臨的超微器件負(fù)面特性的諸多挑戰(zhàn)，僅就最易理解的金屬互連線延遲指標(biāo)(正比于互連線長度)展開討論隨著特征尺寸的縮小和芯片面積的増加，二維IC器件延遲不斷縮小，金屬互連延遲卻不斷増加在深亞微米工藝下，互連延遲大大高于門延遲，成為系統(tǒng)延遲的主要因子，極大地限制了二維IC的工作頻率。

 

20世紀(jì)90年代，繼續(xù)在平面內(nèi)跑互連線己經(jīng)占用了一半的芯片面積;2001年，芯片內(nèi)的互連線總長度達(dá)21km，時鐘信號線的典型長度為3-20mm，連線延遲為0.61ns/mm在0.35Mm工藝條件下，互連延遲己達(dá)門延遲的50%;在0.25^m工藝條件下，互連延遲己超過器件的門延遲0.1^mCMOS電路的典型門延遲為4ps;而電子的彈道飛行時間常數(shù)是Q33ps，因此，限定了基于電子運(yùn)動規(guī)律的1C的極限頻率為500GHz^2-17。

 

三維IC在兩個不同有源層之間的垂直互連線長度的典型值是微米量級，而二維IC在不同邏輯單元之間的互連線長度是數(shù)百微米量級。由于縮短了互連長度，互連伴隨的寄生性降低了，這就使三維1C提高了工作頻率圖1模擬出0.25Mm~50nm特征尺寸下三維集成較二維集成在互連延遲指標(biāo)上的優(yōu)化2001年，Intel公司資助普渡大學(xué)計(jì)算分析1層(2D)和2~16層(3D)雙柵SOIIC的性能，結(jié)果表明，三維IC較二維IC具有領(lǐng)先2~3個特征尺寸技術(shù)代的優(yōu)點(diǎn)[15]1998年，德國斯圖加特微電子研究所實(shí)驗(yàn)表明，比較由兩層堆疊或單層CMOS管制造的16<16位乘法器，可獲得的指標(biāo)縮小率分別是：時延21.9%，芯片面積128%，總電容28.物，動態(tài)能耗30.牴，能耗延遲積45.6%[14]又如，采用三維MCM封裝技術(shù)的Aladdin并行處理器比CrayX-MP處理器每單位體積可獲得的速度改善為35000MIPS和10800FLOPS2.2結(jié)構(gòu)特點(diǎn)

 

三維IC擁有多層堆疊緊密的二維有源硅層，每個硅層又有多層二維互連線薄層，眾多的垂直互連線則作為Z軸，電連接二維互連線或有源硅層由于解放了Z軸，為電路系統(tǒng)的設(shè)計(jì)、布局和布線提供了更高的優(yōu)化自由度從數(shù)據(jù)流的角度分析。首先，三維IC可被視為二維數(shù)據(jù)處理平面的三維(垂直)結(jié)合，三維芯片封裝屬此類;其次，三維IC可被視為垂直數(shù)據(jù)流通道的二維結(jié)合，三維集成圖像處理IC屬于此類;未來，三維IC將是沒有優(yōu)先數(shù)據(jù)傳輸方向的類似人腦的神經(jīng)網(wǎng)絡(luò)，其結(jié)構(gòu)可能是蜂窩狀的多維硅器

 

具有合理分層結(jié)構(gòu)的三維IC，能使傳感與執(zhí)行、數(shù)字與模擬、高壓與低壓、高能耗與低能耗的電路子塊，和平共處于CMOS硅高樓之城作為三維硅城內(nèi)的防范子塊，為防備局部子電路報(bào)廢而影響整體，將預(yù)先制作冗余的備用電路。

 

2.3系統(tǒng)規(guī)模

 

20世紀(jì)末，先進(jìn)的三維封裝技術(shù)已經(jīng)能夠與包括光微電機(jī)械電子或光電的任何一種元器件兼容，堆疊層數(shù)高達(dá)48(Irvine傳感器公司);基于三維封裝的世界上最小助聽器模塊(4.5mm<4.0mmX3.0mm)，結(jié)合了CPUDSPEEPROM和18個無源元件瑞士Valtionic公司)20世紀(jì)90年代，日本己經(jīng)研制出5層三維集成IC;IBM公司己經(jīng)研制出10層三維集成IC

 

3三維工藝

 

盡管SIP級或SOC級的三維IC有非常吸引人的優(yōu)點(diǎn)，但至今尚未成為主流技術(shù)，原因在于制造工藝的挑戰(zhàn)。三維工藝包括三維封裝和三維集成，前者是后者的基5礎(chǔ)三維IC制造技術(shù)的最大特點(diǎn)在于其高度整合性

 

3.1三維封裝

 

三維封裝是在垂直于芯片表面方向上堆疊、互連兩片以上(中測)裸片的高級SIP封裝技術(shù)三維封裝主要包括疊層、埋置(1980年代)和有源基板三種類型，尤以減薄裸片疊層工藝最為流行采用混合互連技術(shù)，以適應(yīng)不同疊層芯片的外圍及區(qū)域互連，發(fā)展出多種多樣的垂直互連技術(shù)

 

例如，2000年，美國開發(fā)出基于晶圓片的通硅觸點(diǎn)和傳統(tǒng)倒裝焊的一種垂直互連技術(shù):預(yù)先在晶圓正面內(nèi)埋金屬接觸點(diǎn)，待器件加工完，從圓片背面減薄，露出通硅觸點(diǎn)，以便實(shí)現(xiàn)圓片倒裝焊;反復(fù)減薄和鍵合，即可堆疊出SIP級的三維IC預(yù)計(jì)今后20年內(nèi)，疊層芯片層間連接點(diǎn)的密度將是每平方厘米1000萬個。SIP級的三維1C可視為SOC級三維IC的過渡性產(chǎn)物，因?yàn)槿S封裝是三維集成的技術(shù)基礎(chǔ)圖2示出從芯片疊層組到硅高樓的三維集成的典型結(jié)構(gòu)發(fā)展趨勢其中，晶體管平面層1和2以及3和4,都是由3D集成技術(shù)得到的2三維集成三維集成主要使用SOI技術(shù)逐層做出元件、器件和MEMS,以此更直接地發(fā)明SOC級的三維IC,其中，晶圓倒裝焊接或粘接有助于長出8層有源硅高樓1970年代，日本先鋒半導(dǎo)體研究所的前田和夫提出：把MOS型RAM做成雙層結(jié)構(gòu)，可以減少芯片面積，但要増加掩模數(shù)量

 

SOI技術(shù)包括激光和電子束再結(jié)晶、橫向固相外延生長、橫向外延過生長、金屬誘導(dǎo)橫向結(jié)晶和晶圓片粘合等1980年代初，國外應(yīng)用激光再結(jié)晶多晶硅SOI技術(shù)，己在2個硅平面層中實(shí)現(xiàn)了三維共柵CMOS反相器，并且利用其實(shí)現(xiàn)了高密度的三維集成SRAM1985年，清華大學(xué)應(yīng)用激光再結(jié)晶SOI層，在國內(nèi)率先研制出簡單三維器件。

 

1990年，日本三菱電氣公司應(yīng)用激光再結(jié)晶技術(shù)，制造出4層三維測距電路:最上層是64<64光敏傳感器陣列，向下各層依次是圖像存儲器1和2,以及減法邏輯處理和層間信號并行傳輸電路1991年，日本三洋電機(jī)公司超大規(guī)模集成電路研究所己制成五層構(gòu)造的三維集成電路，在575~600°C下，使用單晶種晶在絕緣膜上以橫向外延生長SOI層，同樣的工序重復(fù)5次，器件就做在每個SOI層里

 

2001年，應(yīng)用晶圓片粘合SOI技術(shù)，實(shí)現(xiàn)了低功耗寬帶的三維SOC，內(nèi)含圖像傳感器和DSP2002年，IBM公司開發(fā)的三維集成IC工藝是晶圓級鍵合:利用低溫玻璃處理(Glass-Handle)構(gòu)建“轉(zhuǎn)移層”，實(shí)現(xiàn)晶圓器件層間的電路互連該工藝適合嵌入IBM的0.13,umSOICMOS工藝流程，而且不會對電路的電氣性能造成任何影響。

 

傳統(tǒng)的三維IC集成工藝是自下而上順序做出各器件層?？墒?，新生長或淀積的器件層質(zhì)量較最底層要差，且做新層時將使下層性能變差，因此，自下而上逐層做器件，并不適合高檔IC的多層三維堆疊未來，晶圓級鍵合或粘合方法有望成為高速芯片的重要三維集成工藝。

 

三維集成的發(fā)展趨向可能是多維集成，主要將神經(jīng)網(wǎng)絡(luò)算法完全固化到SOC塊中，體現(xiàn)對生物神經(jīng)系統(tǒng)的硅直接模擬，具有發(fā)散并行的計(jì)算特點(diǎn)

 

目前，應(yīng)用三維工藝只完成了少量復(fù)雜器件和系統(tǒng)，來自技術(shù)和成本等環(huán)節(jié)的挑戰(zhàn)很多散熱是三維ic必須面對的問題，因?yàn)榧啥忍岣甙殡S著功率密度的増長系統(tǒng)級的散熱方法，是將熱能均勻地分布在三維ic表面:將高能耗裸芯或有源層放置在堆疊底層，85%~90%的散熱通過電路板進(jìn)行。封裝級的散熱方法有，采用高導(dǎo)熱封裝材料;采用一種導(dǎo)熱膠，并在疊層器件間形成熱通孔，將疊層內(nèi)的熱量排到其表面;采用低熱阻基板;合理設(shè)置散熱片;強(qiáng)制風(fēng)冷和冷卻液降溫制造和設(shè)計(jì)3D4C的技術(shù)挑戰(zhàn)還包括:垂直互連的最優(yōu)化，低電阻率抗高溫的內(nèi)部互連系統(tǒng)的發(fā)展;適宜制作器件的高質(zhì)量堆疊硅層的制備，有源層之間絕緣介質(zhì)層的平坦化，針對互連的三維SOC設(shè)計(jì)方法學(xué)和EDA工具的開創(chuàng)等

 

技術(shù)先進(jìn)國家的航空和軍事應(yīng)甩醫(yī)療電子及微型計(jì)算機(jī)產(chǎn)業(yè)的方展，都是三維IC的驅(qū)動力回顧C(jī)PU的最初發(fā)明和應(yīng)用時代，諾依斯也承認(rèn):“以門鎖裝置為例，今天已有許多種微機(jī)控制的門鎖，可是在當(dāng)時看來，要把這些復(fù)雜電子器件的價格降低到可與簡單的機(jī)械門鎖相比，的確不大可能[11]”到2030年，CPU的全球市場份額將是6千億美元，僅位居個人數(shù)字助理PC機(jī)和手機(jī)之后到那時，基于三維CPU的指紋掛鎖和迷你測謊器早己實(shí)用化了;若缺少包含有CPUDSP和MEMS等的三維SOC，則麻雀衛(wèi)星(1995年由美國提出)蚊子導(dǎo)彈螞蟻士兵和藥丸機(jī)器人(1950年代由海伯斯提出)的創(chuàng)新發(fā)展與實(shí)用化，就無從談起[1M1]

 

三維立體IC不僅可以縮短金屬長線互連延遲，而且立體集成才是IC概念提出者的本意。因此，為繼續(xù)滿足市場對微型化系統(tǒng)IC的高集成度需求，讓擁擠的二維平面芯片在第三維Z軸得到解放，實(shí)現(xiàn)并行的智能的或神經(jīng)網(wǎng)絡(luò)的三維立體IC，是深亞米硅器時展的優(yōu)選方向之一。

 

三維微電子學(xué)的創(chuàng)立和發(fā)展以三維封裝(實(shí)現(xiàn)SIP)為起點(diǎn)和基礎(chǔ)，以三維集成(實(shí)現(xiàn)SOC)為方向和目標(biāo)，可能以多維集成(實(shí)現(xiàn)立體神經(jīng)網(wǎng)絡(luò))為極點(diǎn)和新起點(diǎn)。三維IC的發(fā)展將遵循摩爾定律的三維描述：IC的立體集成度每1.5年至少翻一番。

第9篇：集成電路的研制范文

關(guān)鍵詞 現(xiàn)場可編程門陣列；設(shè)計(jì)；可編程器件；發(fā)展

中圖分類號TN7 文獻(xiàn)標(biāo)識碼A 文章編號 1674-6708（2013）99-0077-02

近年來，伴隨著電子技術(shù)和超大規(guī)模集成電路技術(shù)的飛速發(fā)展，集成電路的集成度越來越高，集成主板上的系統(tǒng)規(guī)模也不斷的提高，這也為系統(tǒng)設(shè)計(jì)帶來了新要求?，F(xiàn)場可編程門陣列作為超大規(guī)模集成電路技術(shù)的一種，已經(jīng)廣泛的應(yīng)用在通信、圖形處理、計(jì)算機(jī)等多個領(lǐng)域之中，是當(dāng)前電子系統(tǒng)中最為重要的組成部分，F(xiàn)PGA器件設(shè)計(jì)也越來越受到人們重視。

1 FPGA概述

FPGA在目前的通信、遙控、計(jì)算機(jī)、圖形等領(lǐng)域廣泛的應(yīng)用，已成為當(dāng)今電子系統(tǒng)中最為關(guān)鍵、最為重要的組成部分。伴隨著社會生產(chǎn)技術(shù)的發(fā)展，F(xiàn)PGA器件的設(shè)計(jì)越來越受到關(guān)注，已成為電子技術(shù)工作人員設(shè)計(jì)的核心課題之一。

1.1 FPGA概念

FPGA是現(xiàn)場可編程門列陣的簡稱，它的出現(xiàn)是給電子技術(shù)、數(shù)字系統(tǒng)設(shè)計(jì)帶來了質(zhì)的變化。它是由它是在PAL、GAL、CPLD等可編程器件在社會發(fā)展的基礎(chǔ)上形成的一種新產(chǎn)物，作為專用集成電路領(lǐng)域的應(yīng)用而產(chǎn)生的一種定制電路不足現(xiàn)象，這也克服了傳統(tǒng)可編程器件門電路數(shù)有限的缺點(diǎn)，給集成電路技術(shù)的發(fā)展指明了新方向。

1.2 FPGA優(yōu)點(diǎn)

現(xiàn)場可編程門陣列是一種可編程使用的信號處理器件，它可以通過用戶來改變配置信息的功能的特點(diǎn)而受到社會各界人士的關(guān)注。FPGA與傳統(tǒng)的數(shù)字電路系統(tǒng)相比較，它具備著可編程、集成程度高、運(yùn)行速度快、可靠性好的優(yōu)勢，可以通過配置有關(guān)器件內(nèi)部的邏輯功能和輸入、輸出端口來將其與原來的電路板連接起來，從而提高電路的性能，減少電路在運(yùn)行中所產(chǎn)生的其他隱患，有效的提高工作的靈活性和效率。

它與ASIC相比較，具備著顯著的優(yōu)勢，如開發(fā)周期短、產(chǎn)品上市速度快、市場適應(yīng)能力強(qiáng)以及未來發(fā)展空間大的特點(diǎn)。在目前的社會發(fā)展中，一個產(chǎn)品在定型和投入市場之后，很難再對其進(jìn)行改進(jìn)和優(yōu)化，而在FPGA的設(shè)計(jì)工作中，我們可以迅速的將其轉(zhuǎn)變成為專用的芯片，從而進(jìn)行生產(chǎn)。

2 FPGA的發(fā)展歷程

2.1 FPGA的過去發(fā)展

FPGA最早出現(xiàn)于上個世紀(jì)七十年代，它自誕生以來以其通用型能力好、適應(yīng)性強(qiáng)的優(yōu)勢得到了迅速的發(fā)展，同時也改變了傳統(tǒng)器件的固定功能，從根本上改變了傳統(tǒng)期間功能的研制和發(fā)展。在當(dāng)前社會發(fā)展中，采用FPGA進(jìn)行工作的時候，用戶可以直接通過編程的方式來實(shí)現(xiàn)所需要的邏輯功能，而無需要依賴于傳統(tǒng)的芯片功能要求。

FPGA由于本身具備著門陣列器件的高度集成、通用性強(qiáng)的特點(diǎn)，又具備著用戶可編程靈活度高、在規(guī)模、密度上發(fā)展不受整體框架限制的優(yōu)勢在過去的幾十年時間里得到了飛速發(fā)展，并且取得了一定的成績。

2.2 FPGA的發(fā)展趨勢

時至今日，F(xiàn)PGA市場逐步趨于規(guī)范，早已經(jīng)改變了傳統(tǒng)的那種繁雜無章的市場模式，今天的FPGA生產(chǎn)商家只剩下了為數(shù)不多的幾家，雖然仍然不時出現(xiàn)新的生產(chǎn)廠家，但是由于其技術(shù)底蘊(yùn)無法與這些老牌常見比較，大多都是曇花一現(xiàn)的現(xiàn)象，而無法得到大力發(fā)展。但是就那些老牌的廠家生產(chǎn)和研究分析，F(xiàn)PGA存在著集成程度高、結(jié)構(gòu)靈活、結(jié)構(gòu)可靠的優(yōu)點(diǎn)而不斷的進(jìn)行研制，且隨著半導(dǎo)體技術(shù)的完善和發(fā)展，這一技術(shù)的應(yīng)用也越來越深入，相信在未來的發(fā)展中必然會迎來更進(jìn)一步的發(fā)展。

3 FPGA設(shè)計(jì)技術(shù)

3.1可編程技術(shù)探討

在目前的FPGA設(shè)計(jì)工作中，我們常見的可編程技術(shù)主要包含有3種。

3.1.1 SRAM編程技術(shù)

SRAM編程技術(shù)被稱之為最基本的變成技術(shù)，是通過對傳輸管進(jìn)行控制和存儲信息的讀寫來完成工作的。在設(shè)計(jì)的過程中，當(dāng)傳輸管道接通的時候，SRAM單元內(nèi)部的存儲信息可以通過數(shù)據(jù)傳輸端口來進(jìn)行讀取或者改寫；而當(dāng)傳輸管道中斷的時候，存儲的信息也會隨之靜置，形成一個首尾相連的鎖定狀態(tài)。

3.1.2 Flash和E2PROM編程技術(shù)

Flash和E2PROM技術(shù)在應(yīng)用的過程中存在著穩(wěn)定性好、非易失性的特點(diǎn)，在設(shè)計(jì)的過程中及時關(guān)閉電源，其內(nèi)部存數(shù)的信息也不會發(fā)生損壞和丟失。在設(shè)計(jì)工作中，如果采用Flash進(jìn)行設(shè)計(jì)，那么其內(nèi)部的存儲單元會自動取消E2PROM隧道型存儲單元選擇關(guān)，通過采用一個信號一次性擦除的方式來存儲信息，進(jìn)而增加器件的繼承性。這一技術(shù)與SBAM相比較，它結(jié)合了非易失性和可重復(fù)性的變成特點(diǎn)，因此具備著工作效率高、穩(wěn)定性好的優(yōu)勢。

3.1.3反熔絲變成技術(shù)

反熔絲變成技術(shù)在編程應(yīng)用之前都是以開路狀態(tài)存在的，通過編程使得反熔絲結(jié)構(gòu)局部發(fā)生變化，在瞬間產(chǎn)生大量的熱損耗現(xiàn)象，從而使得薄絕層的物質(zhì)融化反應(yīng)，進(jìn)而形成永久性的通道。這種技術(shù)在應(yīng)用的過程中可以說是集合了FPGA的非易失性和穩(wěn)定性雙重優(yōu)勢，使得信號傳輸路徑的電阻和電容問題得到了緩解，并且具備著安全性高的優(yōu)點(diǎn)。但是它在應(yīng)用中缺陷和極為明顯，主要表現(xiàn)在：無法重復(fù)變成、不能用于新產(chǎn)品開發(fā)；一次性進(jìn)行編程且無法進(jìn)行可靠檢測；在不同工藝下其所造成的工作差異也相當(dāng)大。

3.2 FPGA前沿設(shè)計(jì)技術(shù)與未來發(fā)展趨勢

時至今日，在社會發(fā)展中半導(dǎo)體產(chǎn)品的應(yīng)用越來越普遍，可謂是在各領(lǐng)域都已經(jīng)趨于普及，在應(yīng)用對于成本的控制都是以摩爾定律為基礎(chǔ)進(jìn)行的，而作為半導(dǎo)體器件中最為關(guān)鍵的一部分——可編程邏輯器的應(yīng)用越來越普遍，它在每一次工藝升級中都出現(xiàn)了新的轉(zhuǎn)變，在產(chǎn)品的功耗、頻率以及密度方面都得到了重大轉(zhuǎn)變。

受到深亞微米半導(dǎo)體工藝影響，傳統(tǒng)的設(shè)計(jì)和生產(chǎn)工藝面臨著越來越嚴(yán)峻的挑戰(zhàn)，在工作中如果仍然采用傳統(tǒng)的設(shè)計(jì)方法，在未來社會發(fā)展中必然無法滿足時代要求，這就需要在工作中對其進(jìn)行優(yōu)化和改進(jìn)。這一工作的開展是以高密度、高性能為目標(biāo)開展的，對于片上的資源集成度進(jìn)行了更深層次的優(yōu)化，為FPGA的技術(shù)發(fā)展奠定了理論基礎(chǔ)。

4 結(jié)論

為滿足用戶和市場日益變化的需求，F(xiàn)PGA不斷在密度、功能、性能和功耗等方面演變；面對深亞微米工藝帶來的各種不良影響，如漏電流、設(shè)計(jì)復(fù)雜度等，又迫切需要最切實(shí)際的解決方案。隨著挑戰(zhàn)的發(fā)展，可以預(yù)言，未來FPGA的設(shè)計(jì)技術(shù)必將繼續(xù)呈現(xiàn)出巨大的創(chuàng)新與進(jìn)步。

參考文獻(xiàn)