集成電路原理及應(yīng)用精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路原理及應(yīng)用主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路原理及應(yīng)用范文

關(guān)鍵詞：斷路器 電氣控制回路原理 工程應(yīng)用

中圖分類(lèi)號(hào)：TM561 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2013）04（c）-0133-02

對(duì)于斷路器而言，它是電力系統(tǒng)之中的重要設(shè)備，它不僅可以在電網(wǎng)運(yùn)行之中投退電力設(shè)備已經(jīng)線路，同時(shí)他又能夠在相關(guān)設(shè)備處于故障時(shí)及時(shí)而有效的對(duì)故障進(jìn)行切除，從而對(duì)電網(wǎng)運(yùn)行的安全性與穩(wěn)定性進(jìn)行一定程度的保證。一般情況下，在110 kV及其以下的電力系統(tǒng)當(dāng)中，都是采用三相一次統(tǒng)一跳合操作箱機(jī)構(gòu)；而對(duì)于220 kV及其以上的電力系統(tǒng)而言，斷路器大多采用的是分相機(jī)構(gòu)，這主要是為了對(duì)單相重合閘進(jìn)行有效的實(shí)現(xiàn)。就目前狀況而言，為了對(duì)裝置的功耗以及發(fā)熱進(jìn)行一定程度上的降低，所采用的斷路器操作箱裝置大多為具備進(jìn)口全封閉、高阻抗、小功耗特點(diǎn)的繼電器，這樣一來(lái)，在降低功耗的同時(shí)，又能夠?qū)ρb置的安全性進(jìn)行有效的提高。

1 斷路器

斷路器是指能夠關(guān)合、承載和開(kāi)斷正常回路條件下的電流，并能關(guān)合、在規(guī)定的時(shí)間內(nèi)承載和開(kāi)斷異?；芈窏l件（包括短路條件）下的電流的開(kāi)關(guān)裝置。斷路器可用來(lái)分配電能，不頻繁地啟動(dòng)異步電動(dòng)機(jī)，對(duì)電源線路及電動(dòng)機(jī)等實(shí)行保護(hù)，當(dāng)它們發(fā)生嚴(yán)重的過(guò)載或者短路及欠壓等故障時(shí)能自動(dòng)切斷電路，其功能相當(dāng)于熔斷器式開(kāi)關(guān)與過(guò)欠熱繼電器等的組合。而且在分?jǐn)喙收想娏骱笠话悴恍枰兏悴考?。目前，已獲得了廣泛的應(yīng)用。斷路器一般由觸頭系統(tǒng)、滅弧系統(tǒng)、操作機(jī)構(gòu)、脫扣器、外殼等構(gòu)成。當(dāng)短路時(shí)，大電流（一般10～12倍）產(chǎn)生的磁場(chǎng)克服反力彈簧，脫扣器拉動(dòng)操作機(jī)構(gòu)動(dòng)作，開(kāi)關(guān)瞬時(shí)跳閘。當(dāng)過(guò)載時(shí)，電流變大，發(fā)熱量加劇，雙金屬片變形到一定程度推動(dòng)機(jī)構(gòu)動(dòng)作（電流越大，動(dòng)作時(shí)間越短）。斷路器的作用是切斷和接通負(fù)荷電路，以及切斷故障電路，防止事故擴(kuò)大，保證安全運(yùn)行。而高壓斷路器要開(kāi)斷1500 V，電流為1500～2000 A的電弧，這些電弧可拉長(zhǎng)至2 m仍然繼續(xù)燃燒不熄滅。

2 斷路器的電氣控制回路原理

2.1 合閘、防跳、跳位監(jiān)視回路

圖1顯示的主要是合閘、防跳、跳位監(jiān)視回路的原理示意圖。

在圖1中，虛線框主要指的是斷路器機(jī)構(gòu)箱，當(dāng)斷路器處于跳位狀態(tài)時(shí)，將K1閉合，電壓?jiǎn)?dòng)繼電器1TWJA、2TWJA、3TWJA都將被所加直流電壓?jiǎn)?dòng)，而對(duì)其接點(diǎn)而言，可以憑借此來(lái)對(duì)不一致、控制回路斷線、失靈或者開(kāi)入其他裝置等進(jìn)行一定程度的判斷。與此同時(shí)，由于TWJ的高阻，使得合閘電流啟動(dòng)線圈HQ中所通過(guò)的電流相對(duì)較小，如此一來(lái)，就不能夠啟動(dòng)斷路器合閘。在合閘回路之中，11YJJ的主要作用是壓力異常閉鎖合閘。手合1SHJ接點(diǎn)或重合閘接點(diǎn) ZHJ在較短的時(shí)間之內(nèi)進(jìn)行接通，從而促使電流繼電器SHJA和HQ進(jìn)行啟動(dòng)，SHJA的接點(diǎn)使合閘回路保持，在斷路器合上之后K1接點(diǎn)被打開(kāi)，SHJA復(fù)歸，合閘回路被斷開(kāi)。

2.2 跳閘、合位監(jiān)視回路

跳閘、合位監(jiān)視回路的流程圖見(jiàn)圖2所示。

在圖2中，11YJJ串在跳閘回路之中促使當(dāng)出現(xiàn)壓力異常狀況時(shí)鎖閉跳閘，而對(duì)于K2來(lái)說(shuō)，它主要是在合位時(shí)進(jìn)行閉合，在跳位時(shí)則打開(kāi)。閉合使電壓繼電器11HWJA、 12HWJA、13HWJA動(dòng)作。不同于合閘、防跳、跳位監(jiān)視回路，電壓繼電器11HWJA、 12HWJA、13HWJA的接點(diǎn)的主要作用是對(duì)不一致、控制回路斷線、開(kāi)入其他裝置、配合收發(fā)信機(jī)等進(jìn)行一定程度上的判斷。在保護(hù)裝置出現(xiàn)跳閘情況時(shí)，或者是因手動(dòng)操作而跳閘的情況下，STJ、TJR、TJQ接點(diǎn)動(dòng)作，進(jìn)而促使電流繼電器11T BIJA、12TBIJA、TQ動(dòng)作。在這一流程之中，11TBIJA主要用于跳閘回路自保持，而對(duì)于12TBIJA而言，它則主要運(yùn)用于防跳回路。

3 斷路器的電氣控制回路在工程中的應(yīng)用

3.1 對(duì)跳合閘回路電流有效而精確的確定

圖3顯示的主要是跳合閘回路電流整定示意圖。

而對(duì)于跳合閘回路而言，它主要指的是圖3中的電流合閘I1和跳閘I2。一般情況下，對(duì)于自保持繼電器SHJA和TBIJ而言，它們所允許的通過(guò)電流相對(duì)較小，在這種情況之下，可以對(duì)斷路器機(jī)構(gòu)箱中的串聯(lián)電阻以及SHJA和TBIJ并聯(lián)電阻分流進(jìn)行一定程度的使用，由此進(jìn)行有效的實(shí)現(xiàn)。在我國(guó)的電力安全規(guī)范之中，有明確規(guī)定，要求TBJ啟動(dòng)電流必須為跳閘回路額定電流的一半。

3.2 斷路器機(jī)構(gòu)箱防跳

當(dāng)處于分?jǐn)喙收想娏鬟^(guò)程之中，主觸頭不斷進(jìn)行分開(kāi)，在這種情況之下，電壓也不斷隨之增加，兩種情況疊加在一起，就會(huì)出現(xiàn)故障電流在一個(gè)相對(duì)較短的時(shí)間之內(nèi)放出很大的熱量。這樣一來(lái)，就會(huì)使得斷路器受到損害，更為嚴(yán)重者會(huì)導(dǎo)致爆炸。因此，做好斷路器機(jī)構(gòu)箱防跳十分重要。斷路器防跳回路防止斷路器

在短時(shí)間內(nèi)多次非正常合分來(lái)保護(hù)斷路器。斷路器機(jī)構(gòu)防跳原理圖見(jiàn)圖4所示。

在圖4中，HQ是斷路器的合閘線圈，TQ主要指的是跳閘線圈，而對(duì)于K1與K2而言，它們則主要指的是常閉輔助接點(diǎn)、常開(kāi)輔助接點(diǎn)。FT指的是防跳繼電器，在上圖中，又有FT-1與FT-2，前者是FT的常開(kāi)接點(diǎn)，后者是FT的常閉接點(diǎn)。在對(duì)開(kāi)關(guān)進(jìn)行合閘操作之后，K1處于打開(kāi)狀態(tài)、K2則處于閉合狀態(tài)，在對(duì)FT進(jìn)行啟動(dòng)，F(xiàn)T-1閉合自保持FT，F(xiàn)T-2打開(kāi)斷開(kāi)合閘回路，直到下達(dá)了合閘命令之后，F(xiàn)T-2返回。通過(guò)這一系列的操作，就可以對(duì)一次合閘命令只合閘一次進(jìn)行有效的保證。

4 結(jié)語(yǔ)

本文主要針對(duì)斷路器的電氣控制回路原理及工程應(yīng)用進(jìn)行研究與分析。首先對(duì)斷路器以及斷路器的電氣控制回路原理進(jìn)行了一定程度上的介紹，然后在此基礎(chǔ)之上從對(duì)跳合閘回路電流有效而精確的確定以及斷路器機(jī)構(gòu)箱防跳兩個(gè)方面分析了斷路器的電氣控制回路在工程中的應(yīng)用。希望我們的研究能夠給讀者提供參考并帶來(lái)幫助。

參考文獻(xiàn)

[1] 曹樹(shù)江，林榕.斷路器操動(dòng)機(jī)構(gòu)與繼電保護(hù)控制回路的協(xié)調(diào)與配合[J].繼電器，2005（24）.

[2] 兀鵬越，董志成，陳琨，等.高壓斷路器防跳回路的應(yīng)用及問(wèn)題探討[J].電力自動(dòng)化設(shè)備，2010（10）.

[3] 徐智，楊增杰.500kV GIS斷路器控制回路故障分析及處理[J].華電技術(shù)，2010（6）.

第2篇：集成電路原理及應(yīng)用范文

以集成電路為龍頭的信息技術(shù)產(chǎn)業(yè)是國(guó)家戰(zhàn)略性新興產(chǎn)業(yè)中的重要基礎(chǔ)性和先導(dǎo)性支柱產(chǎn)業(yè)。國(guó)家高度重視集成電路產(chǎn)業(yè)的發(fā)展,2000年,國(guó)務(wù)院頒發(fā)了《國(guó)務(wù)院關(guān)于印發(fā)鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》(18號(hào)文件),2011年1月28日,國(guó)務(wù)院了《國(guó)務(wù)院關(guān)于印發(fā)進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》,2011年12月24日,工業(yè)和信息化部印發(fā)了《集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃》,我國(guó)集成電路產(chǎn)業(yè)有了突飛猛進(jìn)的發(fā)展。然而,我國(guó)的集成電路設(shè)計(jì)水平還遠(yuǎn)遠(yuǎn)落后于產(chǎn)業(yè)發(fā)展水平。2013年,全國(guó)進(jìn)口產(chǎn)品金額最大的類(lèi)別是集成電路芯片,超過(guò)石油進(jìn)口。2014年3月5日,國(guó)務(wù)院總理在兩會(huì)上的政府工作報(bào)告中,首次提到集成電路(芯片)產(chǎn)業(yè),明確指出,要設(shè)立新興產(chǎn)業(yè)創(chuàng)業(yè)創(chuàng)新平臺(tái),在新一代移動(dòng)通信、集成電路、大數(shù)據(jù)、先進(jìn)制造、新能源、新材料等方面趕超先進(jìn),引領(lǐng)未來(lái)產(chǎn)業(yè)發(fā)展。2014年6月,國(guó)務(wù)院頒布《國(guó)家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》,加快推進(jìn)我國(guó)集成電路產(chǎn)業(yè)發(fā)展,10月底1200億元的國(guó)家集成電路投資基金成立。集成電路設(shè)計(jì)人才是集成電路產(chǎn)業(yè)發(fā)展的重要保障。2010年,我國(guó)芯片設(shè)計(jì)人員達(dá)不到需求的10%,集成電路設(shè)計(jì)人才的培養(yǎng)已成為當(dāng)前國(guó)內(nèi)高等院校的一個(gè)迫切任務(wù)[1]。為滿足市場(chǎng)對(duì)集成電路設(shè)計(jì)人才的需求,2001年,教育部開(kāi)始批準(zhǔn)設(shè)置“集成電路設(shè)計(jì)與集成系統(tǒng)”本科專(zhuān)業(yè)[2]。

我校2002年開(kāi)設(shè)電子科學(xué)與技術(shù)本科專(zhuān)業(yè),期間,由于專(zhuān)業(yè)調(diào)整,暫停招生。2012年,電子科學(xué)與技術(shù)專(zhuān)業(yè)恢復(fù)本科招生,主要專(zhuān)業(yè)方向?yàn)榧呻娐吩O(shè)計(jì)。為提高人才培養(yǎng)質(zhì)量,提出了集成電路設(shè)計(jì)專(zhuān)業(yè)創(chuàng)新型人才培養(yǎng)模式[3]。本文根據(jù)培養(yǎng)模式要求,從課程體系設(shè)置、課程內(nèi)容優(yōu)化兩個(gè)方面對(duì)集成電路設(shè)計(jì)方向的專(zhuān)業(yè)課程體系進(jìn)行改革和優(yōu)化。

一、專(zhuān)業(yè)課程體系存在的主要問(wèn)題

1.不太重視專(zhuān)業(yè)基礎(chǔ)課的教學(xué)?！皩?zhuān)業(yè)物理”、“固體物理”、“半導(dǎo)體物理”和“晶體管原理”是集成電路設(shè)計(jì)的專(zhuān)業(yè)基礎(chǔ)課,為后續(xù)更好地學(xué)習(xí)專(zhuān)業(yè)方向課提供理論基礎(chǔ)。如果基礎(chǔ)不打扎實(shí),將導(dǎo)致學(xué)生在學(xué)習(xí)專(zhuān)業(yè)課程時(shí)存在較大困難,更甚者將導(dǎo)致其學(xué)業(yè)荒廢。例如,如果沒(méi)有很好掌握MOS晶體管的結(jié)構(gòu)、工作原理和工作特性,學(xué)生在后面學(xué)習(xí)CMOS模擬放大器和差分運(yùn)放電路時(shí)將會(huì)是一頭霧水,不可能學(xué)得懂。

但國(guó)內(nèi)某些高校將這些課程設(shè)置為選修課,開(kāi)設(shè)較少課時(shí)量,學(xué)生不能全面、深入地學(xué)習(xí);有些院校甚至不開(kāi)設(shè)這些課程[4]。比如,我校電子科學(xué)與技術(shù)專(zhuān)業(yè)就沒(méi)有開(kāi)設(shè)“晶體管原理”這門(mén)課程,而是將其內(nèi)容合并到“模擬集成電路原理與設(shè)計(jì)”這門(mén)課程中去。

2.課程開(kāi)設(shè)順序不合理。專(zhuān)業(yè)基礎(chǔ)課、專(zhuān)業(yè)方向課和寬口徑專(zhuān)業(yè)課之間存在環(huán)環(huán)相扣的關(guān)系,前者是后者的基礎(chǔ),后者是前者理論知識(shí)的具體應(yīng)用。并且,在各類(lèi)專(zhuān)業(yè)課的內(nèi)部也存在這樣的關(guān)系。如果在前面的知識(shí)沒(méi)學(xué)好的基礎(chǔ)上,開(kāi)設(shè)后面的課程,將直接導(dǎo)致學(xué)生學(xué)不懂,嚴(yán)重影響其學(xué)習(xí)積極性。例如:在某些高校的培養(yǎng)計(jì)劃中,沒(méi)有開(kāi)設(shè)“半導(dǎo)體物理”,直接開(kāi)設(shè)“晶體管原理”,造成了學(xué)生在學(xué)習(xí)“晶體管原理”課程時(shí)沒(méi)有“半導(dǎo)體物理”課程的基礎(chǔ),很難進(jìn)入狀態(tài),學(xué)習(xí)興趣受到嚴(yán)重影響[5]。具體比如在學(xué)習(xí)MOS晶體管的工作狀態(tài)時(shí),如果沒(méi)有半導(dǎo)體物理中的能帶理論,就根本沒(méi)辦法掌握閥值電壓的概念,以及閥值電壓與哪些因素有關(guān)。

3. 課程內(nèi)容理論性太強(qiáng),嚴(yán)重打擊學(xué)生積極性?！皩?zhuān)業(yè)物理”、“固體物理”、“半導(dǎo)體物理”和“晶體管原理”這些專(zhuān)業(yè)基礎(chǔ)課程本身理論性就很強(qiáng),公式推導(dǎo)較多,并且要求學(xué)生具有較好的數(shù)學(xué)基礎(chǔ)。而我們有些教師在授課時(shí),過(guò)分強(qiáng)調(diào)公式推導(dǎo)以及電路各性能參數(shù)的推導(dǎo),而不是側(cè)重于對(duì)結(jié)構(gòu)原理、工作機(jī)制和工作特性的掌握,使得學(xué)生(尤其是數(shù)學(xué)基礎(chǔ)較差的學(xué)生)學(xué)習(xí)起來(lái)很吃力,學(xué)習(xí)的積極性受到極大打擊[6]。

二、專(zhuān)業(yè)課程體系改革的主要措施

1“。 4+3+2”專(zhuān)業(yè)課程體系。形成“4+3+2”專(zhuān)業(yè)課程體系模式:“4”是專(zhuān)業(yè)基礎(chǔ)課“專(zhuān)業(yè)物理”、“半導(dǎo)體物理”、“固體物理”和“晶體管原理”;“3”是專(zhuān)業(yè)方向課“集成電路原理與設(shè)計(jì)”、“集成電路工藝”和“集成電路設(shè)計(jì)CAD”;“2”是寬口徑專(zhuān)業(yè)課“集成電路應(yīng)用”、“集成電路封裝與測(cè)試”,實(shí)行主講教師負(fù)責(zé)制。依照整體優(yōu)化和循序漸進(jìn)的原則,根據(jù)學(xué)習(xí)每門(mén)專(zhuān)業(yè)課所需掌握的基礎(chǔ)知識(shí),環(huán)環(huán)相扣,合理設(shè)置各專(zhuān)業(yè)課的開(kāi)課先后順序,形成先專(zhuān)業(yè)基礎(chǔ)課,再專(zhuān)業(yè)方向課,然后寬口徑專(zhuān)業(yè)課程的開(kāi)設(shè)模式。

我校物理與電子科學(xué)學(xué)院本科生實(shí)行信息科學(xué)大類(lèi)培養(yǎng)模式,也就是三個(gè)本科專(zhuān)業(yè)

大學(xué)一年級(jí)、二年級(jí)統(tǒng)一開(kāi)設(shè)課程,主要開(kāi)設(shè)高等數(shù)學(xué)、線性代數(shù)、力學(xué)、熱學(xué)、電磁學(xué)和光學(xué)等課程,重在增強(qiáng)學(xué)生的數(shù)學(xué)、物理等基礎(chǔ)知識(shí),為各專(zhuān)業(yè)后續(xù)專(zhuān)業(yè)基礎(chǔ)課、專(zhuān)業(yè)方向課的學(xué)習(xí)打下很好的理論基礎(chǔ)。從大學(xué)三年級(jí)開(kāi)始,分專(zhuān)業(yè)開(kāi)設(shè)專(zhuān)業(yè)課程。為了均衡電子科學(xué)與技術(shù)專(zhuān)業(yè)學(xué)生各學(xué)期的學(xué)習(xí)負(fù)擔(dān),大學(xué)三年級(jí)第一學(xué)期開(kāi)設(shè)“理論物理導(dǎo)論”和“固體物理與半導(dǎo)體物理”兩門(mén)專(zhuān)業(yè)基礎(chǔ)課程。其中“固體物理與半導(dǎo)體物理”這門(mén)課程是將固體物理知識(shí)和半導(dǎo)體物理知識(shí)結(jié)合在一起,課時(shí)量為64學(xué)時(shí),由2位教師承擔(dān)教學(xué)任務(wù),其目的是既能讓學(xué)生掌握后續(xù)專(zhuān)業(yè)方向課學(xué)習(xí)所需要的基礎(chǔ)知識(shí),又不過(guò)分增加學(xué)生的負(fù)擔(dān)。大學(xué)三年級(jí)第二學(xué)期開(kāi)設(shè)“電子器件基礎(chǔ)”、“集成電路原理與設(shè)計(jì)”、“集成電路設(shè)計(jì)CAD”和“微電子工藝學(xué)”等專(zhuān)業(yè)課程。由于“電子器件基礎(chǔ)”是其他三門(mén)課程學(xué)習(xí)的基礎(chǔ),為了保證學(xué)習(xí)的延續(xù)性,擬將“電子器件基礎(chǔ)”這門(mén)課程的開(kāi)設(shè)時(shí)間定為學(xué)期的1~12周,而其他3門(mén)課程的開(kāi)課時(shí)間從第6周開(kāi)始,從而可以保證學(xué)生在學(xué)習(xí)專(zhuān)業(yè)方向課時(shí)具有高的學(xué)習(xí)效率和大的學(xué)習(xí)興趣。另外,“集成電路原理與設(shè)計(jì)”課程設(shè)置96學(xué)時(shí),由2位教師承擔(dān)教學(xué)任務(wù)。并且,先講授“CMOS模擬集成電路原理與設(shè)計(jì)”的內(nèi)容,課時(shí)量為48學(xué)時(shí),開(kāi)設(shè)時(shí)間為6~17周;再講授“CMOS數(shù)字集成電路原理與設(shè)計(jì)”的內(nèi)容,課時(shí)量為48學(xué)時(shí),開(kāi)設(shè)時(shí)間為8~19周。大學(xué)四年級(jí)第一學(xué)期開(kāi)設(shè)“集成電路應(yīng)用”和“集成電路封裝與測(cè)試技術(shù)”等寬口徑專(zhuān)業(yè)課程,并設(shè)置其為選修課,這樣設(shè)置的目的在于:對(duì)于有意向考研的同學(xué),可以減少學(xué)習(xí)壓力,專(zhuān)心考研;同時(shí),對(duì)于要找工作的同學(xué),可以更多了解專(zhuān)業(yè)方面知識(shí),為找到好工作提供有力保障。 2.優(yōu)化專(zhuān)業(yè)課程的教學(xué)內(nèi)容。由于我校物理與電子科學(xué)學(xué)院本科生采用信息科學(xué)大類(lèi)培養(yǎng)模式,專(zhuān)業(yè)課程要在大學(xué)三年級(jí)才能開(kāi)始開(kāi)設(shè),時(shí)間緊湊。為實(shí)現(xiàn)我校集成電路設(shè)計(jì)人才培養(yǎng)目標(biāo),培養(yǎng)緊跟集成電路發(fā)展前沿、具有較強(qiáng)實(shí)用性和創(chuàng)新性的集成電路設(shè)計(jì)人才,需要對(duì)集成電路設(shè)計(jì)方向?qū)I(yè)課程的教學(xué)內(nèi)容進(jìn)行優(yōu)化。其學(xué)習(xí)重點(diǎn)應(yīng)該是掌握基礎(chǔ)的電路結(jié)構(gòu)、電路工作特性和電路分析基本方法等,而不是糾結(jié)于電路各性能參數(shù)的推導(dǎo)。

在“固體物理與半導(dǎo)體物理”和“晶體管原理”等專(zhuān)業(yè)基礎(chǔ)課程教學(xué)中,要盡量避免冗長(zhǎng)的公式及煩瑣的推導(dǎo),側(cè)重于對(duì)基本原理及特性的物理意義的學(xué)習(xí),以免削弱學(xué)生的學(xué)習(xí)興趣。MOS器件是目前集成電路設(shè)計(jì)的基礎(chǔ),因此,在“晶體管原理”中應(yīng)當(dāng)詳細(xì)講授MOS器件的結(jié)構(gòu)、工作原理和特性,而雙極型器件可以稍微弱化些。

對(duì)于專(zhuān)業(yè)方向課程,教師不但要講授集成電路設(shè)計(jì)方面的知識(shí),也要側(cè)重于集成電路設(shè)計(jì)工具的使用,以及基本的集成電路版圖知識(shí)、集成電路工藝流程,尤其是CMOS工藝等相關(guān)內(nèi)容的教學(xué)。實(shí)驗(yàn)實(shí)踐教學(xué)是培養(yǎng)學(xué)生的知識(shí)應(yīng)用能力、實(shí)際動(dòng)手能力、創(chuàng)新能力和社會(huì)適應(yīng)能力的重要環(huán)節(jié)。因此,在專(zhuān)業(yè)方向課程中要增加實(shí)驗(yàn)教學(xué)的課時(shí)量。例如,在“CMOS模擬集成電路原理與設(shè)計(jì)”課程中,總課時(shí)量為48學(xué)時(shí)不變,理論課由原來(lái)的38學(xué)時(shí)減少至36學(xué)時(shí),實(shí)驗(yàn)教學(xué)由原來(lái)的10學(xué)時(shí)增加至12個(gè)學(xué)時(shí)。36學(xué)時(shí)的理論課包含了單級(jí)運(yùn)算放大器、差分運(yùn)算放大器、無(wú)源/有源電流鏡、基準(zhǔn)電壓源電路、開(kāi)關(guān)電路等多種電路結(jié)構(gòu)。12個(gè)學(xué)時(shí)的實(shí)驗(yàn)教學(xué)中2學(xué)時(shí)作為EDA工具學(xué)習(xí),留給學(xué)生10個(gè)學(xué)時(shí)獨(dú)自進(jìn)行電路設(shè)計(jì)。從而保證學(xué)生更好地理解理論課所學(xué)知識(shí),融會(huì)貫通,有效地促進(jìn)教學(xué)效果,激發(fā)學(xué)生的學(xué)習(xí)興趣。

第3篇：集成電路原理及應(yīng)用范文

[關(guān)鍵詞]工藝原理 器件模擬與仿真 微電子技術(shù)

[中圖分類(lèi)號(hào)] G420 [文獻(xiàn)標(biāo)識(shí)碼] A [文章編號(hào)] 2095-3437（2015）11-0112-03

0引言

西安郵電大學(xué)微電子科學(xué)與工程專(zhuān)業(yè)源于原計(jì)算機(jī)系的微電子學(xué)專(zhuān)業(yè)，2005年開(kāi)始招收第一屆本科生，專(zhuān)業(yè)方向設(shè)置偏向于集成電路設(shè)計(jì)。2013年，根據(jù)教育部《普通高等學(xué)校本科專(zhuān)業(yè)目錄（2012年）》的專(zhuān)業(yè)設(shè)置，將微電子學(xué)專(zhuān)業(yè)更名為微電子科學(xué)與工程專(zhuān)業(yè)。2009年至今，該專(zhuān)業(yè)累計(jì)培養(yǎng)本科畢業(yè)生6屆。根據(jù)歷年應(yīng)屆畢業(yè)生就業(yè)情況和研究生報(bào)考方向，我們發(fā)現(xiàn)半導(dǎo)體工藝方向人數(shù)比重呈現(xiàn)逐年上升的趨勢(shì)。另外，隨著我國(guó)經(jīng)濟(jì)的快速發(fā)展，中西部地區(qū)半導(dǎo)體行業(yè)的投資力度也越來(lái)越大，例如韓國(guó)三星電子有限公司、西安愛(ài)立信分公司等落戶西安，半導(dǎo)體人才需求日益增加。

根據(jù)2014年，微電子科學(xué)與工程專(zhuān)業(yè)新一輪培養(yǎng)方案的定位，設(shè)置出半導(dǎo)體工藝、集成電路設(shè)計(jì)兩大課程體系，可實(shí)現(xiàn)半導(dǎo)體工藝、集成電路設(shè)計(jì)和集成電路應(yīng)用人才的個(gè)性化培養(yǎng)。半導(dǎo)體工藝課程體系除設(shè)置固體物理、半導(dǎo)體物理學(xué)、半導(dǎo)體器件物理等專(zhuān)業(yè)基礎(chǔ)課程外，還包含集成電路工藝原理、器件模擬與仿真、集成電路制造與測(cè)試和半導(dǎo)體工藝實(shí)習(xí)等專(zhuān)業(yè)課程。本課程體系是微電子技術(shù)領(lǐng)域人才培養(yǎng)的核心，旨在培養(yǎng)學(xué)生掌握集成電路制造的工藝原理、工藝流程以及實(shí)踐操作的能力，同時(shí)也是培養(yǎng)具有創(chuàng)新意識(shí)的高素質(zhì)應(yīng)用型人才的關(guān)鍵。

因此，整合集成電路工藝原理與實(shí)踐課程體系的教學(xué)內(nèi)容，充分利用微電子技術(shù)實(shí)驗(yàn)教學(xué)中心現(xiàn)有的硬件環(huán)境和優(yōu)勢(shì)資源，加強(qiáng)軟件設(shè)施，例如實(shí)踐教學(xué)具體組織實(shí)施方案及考核機(jī)制的建設(shè)，構(gòu)建內(nèi)容健全、結(jié)構(gòu)合理的集成電路工藝原理與實(shí)踐課程體系，對(duì)微電子科學(xué)與工程專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)的人才，尤其是半導(dǎo)體工藝人才培養(yǎng)的落實(shí)和發(fā)展具有重要意義。

一、面臨的主要問(wèn)題和解決措施

（一）教學(xué)面臨的主要問(wèn)題

課程體系是高等學(xué)校人才培養(yǎng)的主要載體，是教育思想和教育觀念付諸實(shí)踐的橋梁。集成電路工藝原理與實(shí)踐課程體系注重理論教學(xué)與實(shí)踐教學(xué)的緊密結(jié)合，不僅讓學(xué)生充分了解、掌握集成電路制造的基本原理和工藝技術(shù)，而且逐步加強(qiáng)學(xué)生半導(dǎo)體技術(shù)生產(chǎn)實(shí)踐能力的培養(yǎng)。然而，該課程體系相關(guān)實(shí)踐環(huán)境建設(shè)與運(yùn)行維護(hù)耗費(fèi)巨大，致使大多數(shù)高等院校在該課程體系的教學(xué)上僅局限于課堂教學(xué)，無(wú)法做到理論與實(shí)踐相結(jié)合。

為解決這一問(wèn)題，學(xué)校經(jīng)過(guò)多方調(diào)研考察、洽談協(xié)商，與北京微電子技術(shù)研究所進(jìn)行校企合作，建立了半導(dǎo)體工藝聯(lián)合實(shí)驗(yàn)室。通過(guò)中省共建項(xiàng)目和其他項(xiàng)目對(duì)半導(dǎo)體工藝聯(lián)合實(shí)驗(yàn)室進(jìn)一步建設(shè)、完善，為微電子科學(xué)與工程專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)本科生提供了良好的工藝實(shí)踐平臺(tái)。然而，在實(shí)際教學(xué)過(guò)程中，專(zhuān)業(yè)課程內(nèi)容不能模塊化、系統(tǒng)化，理論教學(xué)與實(shí)踐教學(xué)嚴(yán)重脫鉤，工程型師資人員匱乏，教學(xué)效果不理想。因此，對(duì)集成電路工藝原理與實(shí)踐課程體系進(jìn)行深化改革與探索，可謂任重而道遠(yuǎn)。

（二）主要的解決措施

1.課程體系整合優(yōu)化

集成電路工藝原理與實(shí)踐課程體系服務(wù)于半導(dǎo)體產(chǎn)業(yè)快速發(fā)展對(duì)人才培養(yǎng)的需要。本課程體系以集成電路工藝原理、器件模擬與仿真和工藝實(shí)踐為主線，將集成電路工藝原理、半導(dǎo)體器件模擬與仿真、集成電路封裝與測(cè)試、新型材料器件課程設(shè)計(jì)和半導(dǎo)體工藝實(shí)習(xí)等課程內(nèi)容進(jìn)行整合，明確每門(mén)課程、知識(shí)的相互關(guān)系、地位和作用，找到課程內(nèi)容的銜接點(diǎn)，讓每一門(mén)課程都發(fā)揮承上啟下的作用，保證半導(dǎo)體人才培養(yǎng)的基本規(guī)格和基本質(zhì)量要求。在此基礎(chǔ)上，設(shè)置半導(dǎo)體材料、半導(dǎo)體功率器件、納米電子材料與器件等專(zhuān)業(yè)選修課，培養(yǎng)學(xué)生的興趣、愛(ài)好和特長(zhǎng)，以滿足個(gè)性化培養(yǎng)需要。

為解決微電子科學(xué)與工程專(zhuān)業(yè)本科生實(shí)踐形式單一、綜合程度不高導(dǎo)致解決實(shí)際問(wèn)題的應(yīng)用能力不足等現(xiàn)象，集成電路工藝原理與實(shí)踐課程體系在力求理論教學(xué)與實(shí)踐教學(xué)有機(jī)融合的基礎(chǔ)上，設(shè)置微電子學(xué)基礎(chǔ)實(shí)驗(yàn)、半導(dǎo)體器件模擬仿真、半導(dǎo)體工藝實(shí)習(xí)以及新型材料器件課程設(shè)計(jì)等實(shí)踐課程，形成由簡(jiǎn)單到綜合、由綜合到創(chuàng)新的遞階實(shí)踐教學(xué)層次。通過(guò)獨(dú)立設(shè)課實(shí)驗(yàn)、課程設(shè)計(jì)、科研訓(xùn)練、生產(chǎn)實(shí)習(xí)、社會(huì)實(shí)踐、科技活動(dòng)和畢業(yè)設(shè)計(jì)等實(shí)踐環(huán)節(jié)達(dá)到預(yù)期的效果。同時(shí)，注重課程形式的綜合化、科研化，提高綜合性、設(shè)計(jì)性實(shí)驗(yàn)比例，使實(shí)踐課程與理論課程并行推進(jìn)，貫穿整個(gè)人才培養(yǎng)過(guò)程。

2.考核體系的完善

考核體系總體上包括理論課程考核體系和實(shí)踐課程考核體系。目前，理論考核體系已基本成熟。然而，長(zhǎng)期以來(lái)，我國(guó)教育領(lǐng)域由于實(shí)踐教學(xué)成本高、經(jīng)費(fèi)得不到保障，所以考核主體對(duì)實(shí)踐環(huán)節(jié)考核的積極性不高、重視程度不夠，導(dǎo)致考核制度不完善。集成電路工藝原理與實(shí)踐課程體系在不斷完善理論教學(xué)考核體系的同時(shí)，尤其注重實(shí)踐教學(xué)體系的改革。將教學(xué)實(shí)驗(yàn)項(xiàng)目的實(shí)驗(yàn)過(guò)程、工藝參數(shù)和器件性能等列為考核的過(guò)程。兼顧定性與定量相結(jié)合、過(guò)程與結(jié)果相結(jié)合、課內(nèi)與課外相結(jié)合、考核與考評(píng)相結(jié)合的原則，不斷完善實(shí)踐教學(xué)的考核體系，形成以學(xué)生為中心的適應(yīng)學(xué)生能力培養(yǎng)和鼓勵(lì)探索的多元實(shí)踐教學(xué)考核體系。該體系能全面、準(zhǔn)確地反映學(xué)生的應(yīng)用能力和實(shí)際技能，激發(fā)學(xué)生的學(xué)習(xí)動(dòng)力、創(chuàng)新思維和創(chuàng)新精神，促進(jìn)人才培養(yǎng)質(zhì)量和水平的提高。

3.教學(xué)團(tuán)隊(duì)構(gòu)建

根據(jù)集成電路工藝原理與實(shí)踐課程體系對(duì)高素質(zhì)應(yīng)用型人才培養(yǎng)的需要，本教學(xué)團(tuán)隊(duì)秉承“以老帶新”的傳統(tǒng)，為青年教師配備老教授或資深教授作為指導(dǎo)教師。在日常教學(xué)過(guò)程中，由老教師對(duì)年輕教師進(jìn)行業(yè)務(wù)指導(dǎo)，負(fù)責(zé)教學(xué)質(zhì)量的監(jiān)控與授課經(jīng)驗(yàn)的傳授。在老教師的“傳、幫、帶”和示范表率作用下，青年教師間互相聽(tīng)課、交流教學(xué)心得，定期組織教學(xué)競(jìng)賽，體現(xiàn)以人為本，強(qiáng)調(diào)德才兼?zhèn)?，營(yíng)造青年教師良好的教與學(xué)氛圍。同時(shí)，課程體系團(tuán)隊(duì)積極為任課教師創(chuàng)造條件，加大隊(duì)伍培養(yǎng)建設(shè)，鼓勵(lì)教師走出去，了解企業(yè)的運(yùn)作模式，提高自身的業(yè)務(wù)能力。目前，已有多位教師到企業(yè)參觀交流、參加各種業(yè)務(wù)能力培訓(xùn)，取得了多種職業(yè)資格認(rèn)證，教師的業(yè)務(wù)能力和水平得到大幅提升。

西安郵電大學(xué)經(jīng)過(guò)多年建設(shè)和培養(yǎng)，形成了一支結(jié)構(gòu)合理、師資雄厚的教學(xué)團(tuán)隊(duì)，具有高學(xué)歷化、年輕化和工程化的特點(diǎn)。本課程體系現(xiàn)擁有任課教師15名，其中具有博士學(xué)位的教師7名，副高以上職稱(chēng)的教師8名，40歲以下的教師占課程組教師總數(shù)的60%，具有工程實(shí)踐經(jīng)驗(yàn)的教師占課程組教師總數(shù)的40%。

4.實(shí)驗(yàn)環(huán)境的優(yōu)化

實(shí)驗(yàn)環(huán)境是實(shí)踐教學(xué)和科學(xué)研究的關(guān)鍵性場(chǎng)所。根據(jù)微電子科學(xué)與工程專(zhuān)業(yè)半導(dǎo)體工藝、集成電路兩大課程體系對(duì)人才培養(yǎng)的需要，微電子技術(shù)實(shí)驗(yàn)教學(xué)中心下設(shè)微電子學(xué)實(shí)驗(yàn)教學(xué)部和集成電路實(shí)驗(yàn)教學(xué)部，共計(jì)占地約1300平方米。微電子學(xué)實(shí)驗(yàn)教學(xué)部下設(shè)微電子學(xué)基礎(chǔ)實(shí)驗(yàn)室、半導(dǎo)體工藝仿真實(shí)驗(yàn)室、半導(dǎo)體工藝實(shí)驗(yàn)室、微 / 納材料器件實(shí)驗(yàn)室、材料器件分析實(shí)驗(yàn)室。微電子學(xué)基礎(chǔ)實(shí)驗(yàn)室，擁有霍爾效應(yīng)、高頻晶體管測(cè)試儀、四探針測(cè)試儀等常規(guī)設(shè)備，可實(shí)現(xiàn)微電子學(xué)專(zhuān)業(yè)基礎(chǔ)實(shí)驗(yàn)。半導(dǎo)體工藝仿真實(shí)驗(yàn)室，配置Silvaco、ISE和EDA等專(zhuān)業(yè)仿真軟件，可實(shí)現(xiàn)半導(dǎo)體器件工藝參數(shù)和性能的仿真。半導(dǎo)體工藝實(shí)驗(yàn)室擁有雙管氧化擴(kuò)散爐、光刻機(jī)、LP-CVD、離子束刻蝕機(jī)、磁控濺射臺(tái)、高溫快速退火和激光劃片等設(shè)備，可實(shí)現(xiàn)半導(dǎo)體工藝生產(chǎn)。微 / 納材料器件實(shí)驗(yàn)室設(shè)計(jì)專(zhuān)業(yè)，配備排風(fēng)、有害氣體報(bào)警系統(tǒng)，擁有氣氛熱處理程控高溫爐、納米球磨機(jī)、高壓反應(yīng)釜等設(shè)備，可實(shí)現(xiàn)多種納米材料器件的制備。材料器件分析實(shí)驗(yàn)室，擁有吉時(shí)利4200-SCS半導(dǎo)體特性分析系統(tǒng)、太陽(yáng)能模擬器和化學(xué)工作站等設(shè)備，可完成新型材料器件的測(cè)試分析。

通過(guò)實(shí)踐教學(xué)資源配置、環(huán)境優(yōu)化，實(shí)現(xiàn)了實(shí)驗(yàn)教學(xué)中心的整體規(guī)劃和布局;針對(duì)大型貴重精密設(shè)備配備專(zhuān)業(yè)操作人員，進(jìn)行定期的維護(hù)和保養(yǎng);制定大型設(shè)備的操作流程和規(guī)范，保證實(shí)踐教學(xué)的順利實(shí)施。實(shí)驗(yàn)平臺(tái)的建設(shè)，將為相關(guān)專(zhuān)業(yè)的本科生、研究生和教師在實(shí)踐教學(xué)、科研方面搭建一個(gè)良好的學(xué)術(shù)平臺(tái)。

二、改革的特色和預(yù)期成果

（一）改革的特色

1.校內(nèi)實(shí)驗(yàn)平臺(tái)的優(yōu)化

集成電路工藝原理與實(shí)踐課程體系的構(gòu)建，使專(zhuān)業(yè)培養(yǎng)方向定位更加明確、教學(xué)內(nèi)容更加明了。尤其是在教學(xué)形式上，從教學(xué)內(nèi)容整合、考核體系制定、教學(xué)團(tuán)隊(duì)形成和實(shí)驗(yàn)環(huán)境優(yōu)化等進(jìn)行了多方位、多角度的改革探索。圍繞集成電路工藝原理、半導(dǎo)體器件模擬與仿真和半導(dǎo)體工藝生產(chǎn)實(shí)踐教學(xué)內(nèi)容為主線，保證半導(dǎo)體人才培養(yǎng)的基本規(guī)格和基本質(zhì)量要求;利用選修課實(shí)現(xiàn)學(xué)生專(zhuān)業(yè)個(gè)性化培養(yǎng)。通過(guò)合理設(shè)置理論課程與實(shí)踐課程比例、課內(nèi)課程與課外課程比例，可有效地控制教學(xué)內(nèi)容的穩(wěn)定性、機(jī)動(dòng)性，推進(jìn)課程內(nèi)容的重組與融合。同時(shí)，引領(lǐng)學(xué)生獨(dú)立思考、主動(dòng)探索，激發(fā)學(xué)生的創(chuàng)新意識(shí)和提高學(xué)生解決實(shí)際問(wèn)題的能力。

2.校企合作實(shí)驗(yàn)平臺(tái)的構(gòu)建

在校內(nèi)實(shí)踐教學(xué)的基礎(chǔ)上，微電子技術(shù)實(shí)驗(yàn)教學(xué)中心先后與西安芯派電子科技有限公司、西安西谷微電子有限責(zé)任公司等微電子器件及測(cè)試公司建立了良好的交流合作關(guān)系。這些關(guān)系的建立，可使微電子科學(xué)與工程專(zhuān)業(yè)的學(xué)生在校外公司，例如在西安芯派電子科技有限公司進(jìn)行半導(dǎo)體器件再流焊工藝的實(shí)習(xí)。校內(nèi)外互補(bǔ)的工藝實(shí)踐體系構(gòu)件，使學(xué)生不僅掌握集成電路工藝實(shí)踐基本知識(shí)和原理，更能夠掌握實(shí)際行業(yè)內(nèi)集成電路工藝中需要考慮的系列問(wèn)題，從而培養(yǎng)了工程的思維方式。

（二）改革的預(yù)期成果

1.達(dá)到理論與實(shí)踐教學(xué)的有機(jī)融合

理論學(xué)習(xí)是知識(shí)傳遞過(guò)程，實(shí)踐則是知識(shí)吸收過(guò)程。實(shí)踐環(huán)節(jié)教學(xué)能鞏固、加深學(xué)生對(duì)課堂上所學(xué)知識(shí)的理解，培養(yǎng)學(xué)生的實(shí)踐技能。集成電路工藝原理與實(shí)踐課程體系，將課程體系教學(xué)內(nèi)容按層次分為半導(dǎo)體工藝原理、器件模擬與仿真和半導(dǎo)體工藝實(shí)踐三個(gè)主要部分。通過(guò)半導(dǎo)體工藝原理的學(xué)習(xí)，掌握材料器件的基本參數(shù)、性能和制備方法;通過(guò)器件模擬與仿真，了解各種制備方法、工藝參數(shù)和器件性能之間的關(guān)系;通過(guò)半導(dǎo)體工藝實(shí)踐，充分調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性、主動(dòng)性和創(chuàng)造性，從而有效地加深對(duì)理論知識(shí)的理解，鍛煉實(shí)際動(dòng)手能力。通過(guò)理論和實(shí)踐的有機(jī)融合，可有效培養(yǎng)學(xué)生發(fā)現(xiàn)問(wèn)題、分析問(wèn)題和解決問(wèn)題的能力。

2.實(shí)現(xiàn)教學(xué)的開(kāi)放性

集成電路工藝原理與實(shí)踐課程體系，在理論教學(xué)方面，打破傳統(tǒng)課堂教學(xué)的局限性，充分利用現(xiàn)代多媒體技術(shù)，實(shí)現(xiàn)網(wǎng)絡(luò)教學(xué)。通過(guò)網(wǎng)絡(luò)教學(xué)系統(tǒng)，開(kāi)展互動(dòng)學(xué)習(xí)的教學(xué)模式。將傳統(tǒng)教學(xué)活動(dòng)如批改作業(yè)、討論答疑和查閱資料等傳到網(wǎng)絡(luò)教學(xué)系統(tǒng)上;開(kāi)發(fā)試題庫(kù)，建設(shè)合理的測(cè)試系統(tǒng)。在實(shí)踐教學(xué)方面，將部分實(shí)踐教學(xué)環(huán)節(jié)以錄像的形式上傳到網(wǎng)站上供學(xué)生學(xué)習(xí)、參考，部分實(shí)驗(yàn)室實(shí)行全天候的開(kāi)放，學(xué)生自主學(xué)習(xí)、管理。通過(guò)興趣小組、創(chuàng)新項(xiàng)目和開(kāi)放性實(shí)驗(yàn)等多種方式，形成團(tuán)隊(duì)教師定期指導(dǎo)、高年級(jí)學(xué)生指導(dǎo)低年級(jí)學(xué)生的滾動(dòng)機(jī)制，激發(fā)學(xué)生潛在的學(xué)習(xí)能力、創(chuàng)新意識(shí)，提高學(xué)生的學(xué)習(xí)興趣和實(shí)踐動(dòng)手能力，為我校培養(yǎng)微電子技術(shù)領(lǐng)域高素質(zhì)應(yīng)用型人才奠定基礎(chǔ)。

三、結(jié)語(yǔ)

根據(jù)西安郵電大學(xué)2014年微電子科學(xué)與工程專(zhuān)業(yè)新一輪培養(yǎng)方案的定位及社會(huì)發(fā)展對(duì)半導(dǎo)體人才培養(yǎng)的客觀要求，本文提出集成電路工藝原理與實(shí)踐課程體系改革。本課程體系以半導(dǎo)體工藝原理、器件模擬與仿真和半導(dǎo)體工藝實(shí)踐為主線，對(duì)教學(xué)內(nèi)容進(jìn)行整合、修訂和完善，保證半導(dǎo)體人才培養(yǎng)的基本規(guī)格和質(zhì)量要求。根據(jù)現(xiàn)有實(shí)驗(yàn)環(huán)境、實(shí)驗(yàn)設(shè)備和優(yōu)勢(shì)資源，進(jìn)行資源優(yōu)化配置，完成微電子技術(shù)實(shí)驗(yàn)教學(xué)中心的整體規(guī)劃布局。通過(guò)師資隊(duì)伍的建設(shè)、切實(shí)可行的實(shí)踐教學(xué)管理制度的制定，明確任課教師的職責(zé)，出臺(tái)實(shí)踐教學(xué)質(zhì)量考核標(biāo)準(zhǔn)，加強(qiáng)實(shí)踐教學(xué)環(huán)節(jié)的時(shí)效性。通過(guò)上述諸要素的相互協(xié)調(diào)、配合，實(shí)現(xiàn)集成電路工藝原理與實(shí)踐課程體系“非加和性”的整體效應(yīng)，促進(jìn)微電子技術(shù)領(lǐng)域應(yīng)用型人才培養(yǎng)質(zhì)量和水平的提高。

[ 參 考 文 獻(xiàn) ]

[1] 崔穎.高校課程體系的構(gòu)建研究[J].高教探索，2009（3）：88-90.

[2] 馬穎，范秋芳.美國(guó)高等教育管理體制對(duì)中國(guó)高等教育改革的啟示[J].中國(guó)石油大學(xué)學(xué)報(bào)（社會(huì)科學(xué)版），2014（4）：105-108.

[3] 別敦榮，易夢(mèng)春.中國(guó)高等教育發(fā)展的現(xiàn)實(shí)與政策應(yīng)對(duì)[J].清華大學(xué)教育研究，2014（1）：11-13.

[4] 王永利，史國(guó)棟，龔方紅.淺談工科大學(xué)生實(shí)踐創(chuàng)新能力培養(yǎng)體系的構(gòu)建[J].中國(guó)高等教育，2010（19）：57-58.

第4篇：集成電路原理及應(yīng)用范文

集成電路是當(dāng)今信息技術(shù)產(chǎn)業(yè)高速發(fā)展的基礎(chǔ)和源動(dòng)力，已經(jīng)高度滲透與融合到國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展的每個(gè)領(lǐng)域，其技術(shù)水平和發(fā)展規(guī)模已成為衡量一個(gè)國(guó)家產(chǎn)業(yè)競(jìng)爭(zhēng)力和綜合國(guó)力的重要標(biāo)志之一[1]，美國(guó)更將其視為未來(lái)20年從根本上改造制造業(yè)的四大技術(shù)領(lǐng)域之首。我國(guó)擁有全球最大、增長(zhǎng)最快的集成電路市場(chǎng)，2013年規(guī)模達(dá)9166億元，占全球市場(chǎng)份額的50%左右。近年來(lái)，國(guó)家大力發(fā)展集成電路，在上海浦東等地建立了集成電路產(chǎn)業(yè)基地，對(duì)于集成電路設(shè)計(jì)、制造、封裝、測(cè)試等方面的專(zhuān)門(mén)技術(shù)人才需求巨大。為了適應(yīng)產(chǎn)業(yè)需求，推進(jìn)我國(guó)集成電路發(fā)展，許多高校開(kāi)設(shè)了電子科學(xué)與技術(shù)專(zhuān)業(yè)，以培養(yǎng)集成電路方向的專(zhuān)業(yè)人才。集成電路版圖設(shè)計(jì)是電路設(shè)計(jì)與集成電路工藝之間必不可少的環(huán)節(jié)。據(jù)相關(guān)統(tǒng)計(jì)，在從事集成電路設(shè)計(jì)工作的電子科學(xué)與技術(shù)專(zhuān)業(yè)的應(yīng)屆畢業(yè)生中，由于具有更多的電路知識(shí)儲(chǔ)備，研究生的從業(yè)比例比本科生高出很多。而以集成電路版圖為代表包括集成電路測(cè)試以及工藝等與集成電路設(shè)計(jì)相關(guān)的工作，相對(duì)而言對(duì)電路設(shè)計(jì)知識(shí)的要求低很多。因而集成電路版圖設(shè)計(jì)崗位對(duì)本科生而言更具競(jìng)爭(zhēng)力。在版圖設(shè)計(jì)崗位工作若干年知識(shí)和經(jīng)驗(yàn)的積累也將有利于從事集成電路設(shè)計(jì)工作。因此，版圖設(shè)計(jì)工程師的培養(yǎng)也成為了上海電力學(xué)院電子科學(xué)與技術(shù)專(zhuān)業(yè)本科人才培養(yǎng)的重要方向和辦學(xué)特色。本文根據(jù)上海電力學(xué)院電子科學(xué)與技術(shù)專(zhuān)業(yè)建設(shè)的目標(biāo)，結(jié)合本校人才培養(yǎng)和專(zhuān)業(yè)建設(shè)目標(biāo)，就集成電路版圖設(shè)計(jì)理論和實(shí)驗(yàn)教學(xué)環(huán)節(jié)進(jìn)行了探索和實(shí)踐。

一、優(yōu)化理論教學(xué)方法，豐富教學(xué)手段，突出課程特點(diǎn)

集成電路版圖作為一門(mén)電子科學(xué)與技術(shù)專(zhuān)業(yè)重要的專(zhuān)業(yè)課程，教學(xué)內(nèi)容與電子技術(shù)（模擬電路和數(shù)字電路）、半導(dǎo)體器件、集成電路設(shè)計(jì)基礎(chǔ)等先修課程中的電路理論、器件基礎(chǔ)和工藝原理等理論知識(shí)緊密聯(lián)系，同時(shí)版圖設(shè)計(jì)具有很強(qiáng)的實(shí)踐特點(diǎn)。因此，必須從本專(zhuān)業(yè)學(xué)生的實(shí)際特點(diǎn)和整個(gè)專(zhuān)業(yè)課程布局出發(fā)，注重課程與其他課程承前啟后，有機(jī)融合，摸索出一套實(shí)用有效的教學(xué)方法。在理論授課過(guò)程中從集成電路的設(shè)計(jì)流程入手，在CMOS集成電路和雙極集成電路基本工藝進(jìn)行概述的基礎(chǔ)上，從版圖基本單元到電路再到芯片循序漸進(jìn)地講授集成電路版圖結(jié)構(gòu)、設(shè)計(jì)原理和方法，做到與上游知識(shí)點(diǎn)的融會(huì)貫通。

集成電路的規(guī)模已發(fā)展到片上系統(tǒng)（SOC）階段，教科書(shū)的更新速度遠(yuǎn)遠(yuǎn)落后于集成電路技術(shù)的發(fā)展速度。集成電路工藝線寬達(dá)到了納米量級(jí)，對(duì)于集成電路版圖設(shè)計(jì)在當(dāng)前工藝條件下出現(xiàn)的新問(wèn)題和新規(guī)則，通過(guò)查閱最新的文獻(xiàn)資料，向?qū)W生介紹版圖設(shè)計(jì)前沿技術(shù)與發(fā)展趨勢(shì)，開(kāi)拓學(xué)生視野，提升學(xué)習(xí)熱情。在課堂教學(xué)中盡量減少冗長(zhǎng)的公式和繁復(fù)的理論推導(dǎo)，將理論講解和工程實(shí)踐相結(jié)合，通過(guò)工程案例使學(xué)生了解版圖設(shè)計(jì)是科學(xué)、技術(shù)和經(jīng)驗(yàn)的有機(jī)結(jié)合。比如，在有關(guān)天線效應(yīng)的教學(xué)過(guò)程中針對(duì)一款采用中芯國(guó)際（SMIC）0.18um 1p6m工藝的雷達(dá)信號(hào)處理SOC 芯片，結(jié)合跳線法和反偏二極管的天線效應(yīng)消除方法，詳細(xì)闡述版圖設(shè)計(jì)中完全修正天線規(guī)則違例的關(guān)鍵步驟，極大地激發(fā)了學(xué)生的學(xué)習(xí)興趣，收到了較好的教學(xué)效果。

集成電路版圖起著承接電路設(shè)計(jì)和芯片實(shí)現(xiàn)的重要作用。通過(guò)版圖設(shè)計(jì)，可以將立體的電路轉(zhuǎn)化為二維的平面幾何圖形，再通過(guò)工藝加工轉(zhuǎn)化為基于半導(dǎo)體硅材料的立體結(jié)構(gòu)[2]。集成電路版圖設(shè)計(jì)是集成電路流程中的重要環(huán)節(jié)，與集成電路工藝密切相關(guān)。為了讓學(xué)生獲得直觀、準(zhǔn)確和清楚的認(rèn)識(shí)，制作了形象生動(dòng)、圖文并茂的多媒體教學(xué)課件，將集成電路典型的設(shè)計(jì)流程、雙極和CMOS集成電路工藝流程、芯片內(nèi)部結(jié)構(gòu)、版圖的層次等內(nèi)容以圖片、Flash動(dòng)畫(huà)、視頻等形式進(jìn)行展示。

版圖包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)[3]。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關(guān)。而集成電路制造廠家根據(jù)版圖數(shù)據(jù)來(lái)制造掩膜，對(duì)于同種工藝各個(gè)foundry廠商所提供的版圖設(shè)計(jì)規(guī)則各不相同[4]。教學(xué)實(shí)踐中注意將先進(jìn)的典型芯片版圖設(shè)計(jì)實(shí)例引入課堂，例如舉出臺(tái)灣積體電路制造公司（TSMC）的45nm CMOS工藝的數(shù)模轉(zhuǎn)換器的芯片版圖實(shí)例，讓學(xué)生從當(dāng)今業(yè)界實(shí)際制造芯片的角度學(xué)習(xí)和掌握版圖設(shè)計(jì)的規(guī)則，同時(shí)切實(shí)感受到模擬版圖和數(shù)字版圖設(shè)計(jì)的藝術(shù)。

二、利用業(yè)界主流EDA工具，構(gòu)建基于完整版圖設(shè)計(jì)流程的實(shí)驗(yàn)體系

集成電路版圖設(shè)計(jì)實(shí)驗(yàn)采用了Cadence公司的EDA工具進(jìn)行版圖設(shè)計(jì)。Cadence的EDA產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、集成電路（IC）綜合及布局布線、物理驗(yàn)證、PCB設(shè)計(jì)和硬件仿真建模模擬、混合信號(hào)及射頻IC設(shè)計(jì)、全定制IC設(shè)計(jì)等。全球知名半導(dǎo)體與電子系統(tǒng)公司如AMD、NEC、三星、飛利浦均將Cadence軟件作為其全球設(shè)計(jì)的標(biāo)準(zhǔn)。將業(yè)界主流的EDA設(shè)計(jì)軟件引入實(shí)驗(yàn)教學(xué)環(huán)節(jié)，有利于學(xué)生畢業(yè)后很快適應(yīng)崗位，盡快進(jìn)入角色。

專(zhuān)業(yè)實(shí)驗(yàn)室配備了多臺(tái)高性能Sun服務(wù)器、工作站以及60臺(tái)供學(xué)生實(shí)驗(yàn)用的PC機(jī)。服務(wù)器中安裝的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、電路圖設(shè)計(jì)工具Composer、電路模擬工具Analog Artist、版圖設(shè)計(jì)工具Virtuoso Layout Editing、版圖驗(yàn)證工具Dracula 和Diva、自動(dòng)布局布線工具Preview和Silicon Ensemble。

Cadence軟件是按照庫(kù)（Library）、單元（Cell）、和視圖（View）的層次實(shí)現(xiàn)對(duì)文件的管理。庫(kù)、單元和視圖三者之間的關(guān)系為庫(kù)文件是一組單元的集合，包含著各個(gè)單元的不同視圖。庫(kù)文件包括技術(shù)庫(kù)和設(shè)計(jì)庫(kù)兩種，設(shè)計(jì)庫(kù)是針對(duì)用戶設(shè)立，不同的用戶可以有不同的設(shè)計(jì)庫(kù)。而技術(shù)庫(kù)是針對(duì)工藝設(shè)立，不同特征尺寸的工藝、不同的芯片制造商的技術(shù)庫(kù)不同。為了讓學(xué)生在掌握主流EDA工具使用的同時(shí)對(duì)版圖設(shè)計(jì)流程有準(zhǔn)確、深入的理解，安排針對(duì)無(wú)錫上華公司0.6um兩層多晶硅兩層金屬（Double Poly Double Metal）混合信號(hào)CMOS工藝的一系列實(shí)驗(yàn)讓學(xué)生掌握包括從電路圖的建立、版圖建立與編輯、電學(xué)規(guī)則檢查（ERC），設(shè)計(jì)規(guī)則檢查（DRC）、到電路圖-版圖一致性檢查（LVS）的完整的版圖設(shè)計(jì)流程[5]。通過(guò)完整的基于設(shè)計(jì)流程的版圖實(shí)驗(yàn)使學(xué)生能較好地掌握電路設(shè)計(jì)工具Composer、版圖設(shè)計(jì)工具Virtuoso Layout Editor以及版圖驗(yàn)證工具Dracula和Diva的使用，同時(shí)對(duì)版圖設(shè)計(jì)的關(guān)鍵步驟形成清晰的認(rèn)識(shí)。

以下以CMOS與非門(mén)為例，介紹基于一個(gè)完整的數(shù)字版圖設(shè)計(jì)流程的教學(xué)實(shí)例。

在CMOS與非門(mén)的版圖設(shè)計(jì)中，首先要求學(xué)生建立設(shè)計(jì)庫(kù)和技術(shù)庫(kù)，在技術(shù)庫(kù)中加載CSMC 0.6um的工藝的技術(shù)文件，將設(shè)計(jì)庫(kù)與技術(shù)庫(kù)進(jìn)行關(guān)聯(lián)。然后在設(shè)計(jì)庫(kù)中用Composer中建立相應(yīng)的電路原理圖（schematic），進(jìn)行ERC檢查。再根據(jù)電路原理圖用Virtuoso Layout Editor工具繪制對(duì)應(yīng)的版圖（layout）。版圖繪制步驟依次為MOS晶體管的有源區(qū)、多晶硅柵極、MOS管源區(qū)和漏區(qū)的接觸孔、P+注入、N阱、N阱接觸、N+注入、襯底接觸、金屬連線、電源線、地線、輸入及輸出。基本的版圖繪制完成之后，將輸入、輸出端口以及電源線和地線的名稱(chēng)標(biāo)注于版圖的適當(dāng)位置處，再在Dracula工具中利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行DRC驗(yàn)證。然后利用GDS版圖數(shù)據(jù)與電路圖網(wǎng)表進(jìn)行版圖與原理圖一致性檢查（LVS），修改其中的錯(cuò)誤并按最小面積優(yōu)化版圖，最后版圖全部通過(guò)檢查，設(shè)計(jì)完成。圖1和圖2分別給出了CMOS與非門(mén)的原理圖和版圖。

第5篇：集成電路原理及應(yīng)用范文

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類(lèi)號(hào)：TP3 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計(jì)的意義

當(dāng)前以信息技術(shù)為代表的高新技術(shù)突飛猛進(jìn)。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國(guó)力競(jìng)爭(zhēng)日趨激烈，集成電路（IC，Integrated circuit）作為當(dāng)今信息時(shí)代的核心技術(shù)產(chǎn)品，其在國(guó)民經(jīng)濟(jì)建設(shè)、國(guó)防建設(shè)以及人類(lèi)日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀(jì)50年代末發(fā)展起來(lái)的屬小規(guī)模集成電路（SSI），集成度僅100個(gè)元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個(gè)元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個(gè)元件；70年代末進(jìn)一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個(gè)元件；80年代更進(jìn)一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個(gè)數(shù)量級(jí)，達(dá)到106個(gè)元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號(hào)的處理：自然界的產(chǎn)生的信號(hào)，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂(lè)隊(duì)聲音時(shí)輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機(jī)中的光電池的電流低達(dá)每毫秒幾個(gè)電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動(dòng)時(shí)的幾微伏到強(qiáng)烈地震時(shí)的幾百毫伏。由于所有這些信號(hào)都必須在數(shù)字領(lǐng)域進(jìn)行多方面的處理，所以我們看到，每個(gè)這樣的系統(tǒng)都要包含一個(gè)模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進(jìn)制數(shù)據(jù)往往要傳輸很長(zhǎng)的距離。一個(gè)高速的二進(jìn)制數(shù)據(jù)流在通過(guò)一個(gè)很長(zhǎng)的電纜后，信號(hào)會(huì)衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號(hào)，而不是二進(jìn)制信號(hào)?，F(xiàn)代通信系統(tǒng)中廣泛采用多電平信號(hào)，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為多電平信號(hào)，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤(pán)驅(qū)動(dòng)電子學(xué)計(jì)算機(jī)硬盤(pán)中的數(shù)據(jù)采用磁性原理以二進(jìn)制形式存儲(chǔ)。然而，當(dāng)數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號(hào)時(shí)，為了進(jìn)一步的處理，信號(hào)需要被放大、濾波和數(shù)字化。

（4）無(wú)線接收器：射頻接收器的天線接收到的信號(hào)，其幅度只有幾微伏，而中心頻率達(dá)到幾GHz。此外，信號(hào)伴隨很大的干擾，因此接收器在放大低電平信號(hào)時(shí)必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對(duì)模擬設(shè)計(jì)有很大的挑戰(zhàn)性。

（5）傳感器：機(jī)械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機(jī)裝有一個(gè)光敏二極管陣列，以將像點(diǎn)轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個(gè)與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲(chǔ)器：大量模擬電路設(shè)計(jì)專(zhuān)家參與了現(xiàn)代的微處理器和存儲(chǔ)器的設(shè)計(jì)。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時(shí)鐘的分布和時(shí)序的問(wèn)題要求將高速信號(hào)作為模擬波形處理。而且芯片上信號(hào)間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對(duì)模擬電路設(shè)計(jì)有一個(gè)完整的理解。半導(dǎo)體存儲(chǔ)器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說(shuō)高速數(shù)字電路設(shè)計(jì)實(shí)際上是模擬電路的

設(shè)計(jì)。

2 模擬集成電路設(shè)計(jì)流程概念

在集成電路工藝發(fā)展和市場(chǎng)需求的推動(dòng)下，系統(tǒng)芯片SOC和IP技術(shù)越來(lái)越成為IC業(yè)界廣泛關(guān)注的焦點(diǎn)。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計(jì)工作越來(lái)越復(fù)雜，因而急需在設(shè)計(jì)方法和設(shè)計(jì)工具這兩方面有一個(gè)大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計(jì)革命。各種計(jì)算機(jī)輔助工具及設(shè)計(jì)方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時(shí)間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計(jì)向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計(jì)復(fù)雜度越來(lái)越高的問(wèn)題。數(shù)字集成電路的發(fā)展證明了這一點(diǎn)：它很快的從基于單元的設(shè)計(jì)發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計(jì)。

另一方面，工藝尺寸的縮短使得設(shè)計(jì)向相反的方向發(fā)展：由于物理效應(yīng)對(duì)電路的影響越來(lái)越大，這就要求在設(shè)計(jì)中考慮更低層次的細(xì)節(jié)問(wèn)題。器件數(shù)目的增多、信號(hào)完整性、電子遷移和功耗分析等問(wèn)題的出現(xiàn)使得設(shè)計(jì)日益復(fù)雜。

3 模擬集成電路設(shè)計(jì)流程

3.1 模擬集成電路設(shè)計(jì)系統(tǒng)環(huán)境

集成電路的設(shè)計(jì)由于必須通過(guò)計(jì)算機(jī)輔助完成整個(gè)過(guò)程，所以對(duì)軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計(jì)EDA工具種類(lèi)及其舉例

設(shè)計(jì)資料庫(kù)―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗(yàn)證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運(yùn)行和數(shù)據(jù)的保存需要穩(wěn)定的計(jì)算機(jī)環(huán)境，所以集成電路的設(shè)計(jì)通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)?，F(xiàn)在的集成電路設(shè)計(jì)都是團(tuán)隊(duì)協(xié)作完成的，甚至工程師們?cè)诓煌牡攸c(diǎn)進(jìn)行遠(yuǎn)程協(xié)作設(shè)計(jì)。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫(kù)的有效管理將是集成電路設(shè)計(jì)得以完成的重要保障。

3.2 模擬集成電路設(shè)計(jì)流程概述

根據(jù)處理信號(hào)類(lèi)型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)?；旌霞呻娐?，它們的設(shè)計(jì)方法和設(shè)計(jì)流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計(jì)方法和流程。模擬集成電路設(shè)計(jì)是一種創(chuàng)造性的過(guò)程，它通過(guò)電路來(lái)實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，與電路分析剛好相反。電路的分析是一個(gè)由電路作為起點(diǎn)去發(fā)現(xiàn)其特性的過(guò)程。電路的綜合或者設(shè)計(jì)則是從一套期望的性能參數(shù)開(kāi)始去尋找一個(gè)令人滿意的電路，對(duì)于一個(gè)設(shè)計(jì)問(wèn)題，解決方案可能不是唯一的，這樣就給予了設(shè)計(jì)者去創(chuàng)造的機(jī)會(huì)。

模擬集成電路設(shè)計(jì)包括若干個(gè)階段，設(shè)計(jì)模擬集成電路一般的過(guò)程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計(jì)；（3）電路模擬；（4）版圖實(shí)現(xiàn)；（5）物理驗(yàn)證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測(cè)試。

除了制造階段外，設(shè)計(jì)師應(yīng)對(duì)其余各階段負(fù)責(zé)。設(shè)計(jì)流程從一個(gè)設(shè)計(jì)構(gòu)思開(kāi)始，明確設(shè)計(jì)要求和進(jìn)行綜合設(shè)計(jì)。為了確認(rèn)設(shè)計(jì)的正確性，設(shè)計(jì)師要應(yīng)用模擬方法評(píng)估電路的性能。

這時(shí)可能要根據(jù)模擬結(jié)果對(duì)電路作進(jìn)一步改進(jìn)，反復(fù)進(jìn)行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計(jì)要求就進(jìn)行另一個(gè)主要設(shè)計(jì)工作―電路的幾何描述（版圖設(shè)計(jì)）。版圖完成并經(jīng)過(guò)物理驗(yàn)證后需要將布局、布線形成的寄生效應(yīng)考慮進(jìn)去再次進(jìn)行計(jì)算機(jī)模擬。如果模擬結(jié)果也滿足設(shè)計(jì)要求就可以進(jìn)行制造了。

3.3 模擬集成電路設(shè)計(jì)流程分述

（1）系統(tǒng)規(guī)格定義

這個(gè)階段系統(tǒng)工程師把整個(gè)系統(tǒng)和其子系統(tǒng)看成是一個(gè)個(gè)只有輸入輸出關(guān)系的/黑盒子，不僅要對(duì)其中每一個(gè)進(jìn)行功能定義，而且還要提出時(shí)序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來(lái)決定元件的組合，例如，電流鏡類(lèi)型還是補(bǔ)償類(lèi)型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點(diǎn)和晶體管大小；依環(huán)境估計(jì)負(fù)載形態(tài)和負(fù)載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒(méi)有EDA廠商能夠提供完全解決模擬集成電路設(shè)計(jì)自動(dòng)化的工具，此環(huán)節(jié)基本上通過(guò)手工計(jì)算來(lái)完成的。

（3）電路模擬

設(shè)計(jì)工程師必須確認(rèn)設(shè)計(jì)是正確的，為此要基于晶體管模型，借助EDA工具進(jìn)行電路性能的評(píng)估，分析。在這個(gè)階段要依據(jù)電路仿真結(jié)果來(lái)修改晶體管參數(shù)；依制程參數(shù)的變異來(lái)確定電路工作的區(qū)間和限制；驗(yàn)證環(huán)境因素的變化對(duì)電路性能的影響；最后還要通過(guò)仿真結(jié)果指導(dǎo)下一步的版圖實(shí)現(xiàn)，例如，版圖對(duì)稱(chēng)性要求，電源線的寬度。

（4）版圖實(shí)現(xiàn)

電路的設(shè)計(jì)及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進(jìn)行制作。設(shè)計(jì)工程師需提供集成電路的物理幾何描述稱(chēng)為版圖。這個(gè)環(huán)節(jié)就是要把設(shè)計(jì)的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進(jìn)行手工的版圖設(shè)計(jì)。在設(shè)計(jì)過(guò)程中需要考慮設(shè)計(jì)規(guī)則、匹配性、噪聲、串?dāng)_、寄生效應(yīng)、防門(mén)鎖等對(duì)電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級(jí)的全定制輔助設(shè)計(jì)方法，仍然無(wú)法保證手工設(shè)計(jì)對(duì)版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗(yàn)證

版圖的設(shè)計(jì)是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯(cuò)誤？物理驗(yàn)證階段將通過(guò)設(shè)計(jì)規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對(duì)（VLS，Layout Versus schematic）解決上述的兩類(lèi)驗(yàn)證問(wèn)題。幾何規(guī)則檢查用于保證版圖在工藝上的可實(shí)現(xiàn)性。它以給定的設(shè)計(jì)規(guī)則為標(biāo)準(zhǔn)，對(duì)最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進(jìn)行檢查。版圖網(wǎng)表與電路原理圖的比對(duì)用來(lái)保證版圖的設(shè)計(jì)與其電路設(shè)計(jì)的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。

參考文獻(xiàn)

第6篇：集成電路原理及應(yīng)用范文

關(guān)鍵詞：納米尺度互連線 集總參數(shù)模型 電路仿真 CMOS射頻集成電路設(shè)計(jì)

中圖分類(lèi)號(hào)：TN402 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）10-0176-02

1 引言

隨著半導(dǎo)體技術(shù)的發(fā)展，納米尺度的CMOS工藝射頻集成電路（RFIC）在工業(yè)、科技、醫(yī)藥醫(yī)療的應(yīng)用越來(lái)越廣泛，且其工作頻率已經(jīng)進(jìn)入微波、毫米波段，如X波段、Ku波段及60GHz應(yīng)用等[1]。然而，當(dāng)電路的工作頻率進(jìn)入到這種高頻頻段時(shí)，電路模型的精度是電路能否成功實(shí)現(xiàn)的關(guān)鍵所在。在電路版圖設(shè)計(jì)之后，通常是利用Assura和Calibre等工具來(lái)獲得互連線的寄生電阻和寄生電容。然而，由于電路的寄生電感比寄生電阻和寄生電容復(fù)雜且精度低，很難利用版圖驗(yàn)證設(shè)計(jì)工具得到寄生電感值，因此，需要借助于電磁場(chǎng)仿真軟件對(duì)傳輸線進(jìn)行準(zhǔn)確模擬。然而，在電路設(shè)計(jì)初期通常需要考慮用于互連的微帶傳輸線對(duì)電路性能的影響，傳統(tǒng)單純利用電磁場(chǎng)仿真軟件進(jìn)行參數(shù)提取的方法無(wú)法準(zhǔn)確根據(jù)設(shè)計(jì)要求進(jìn)行參數(shù)調(diào)整。本文構(gòu)建了基于物理特性的互連線模型，該模型的寄生參數(shù)通過(guò)傳輸線物理特性和電磁場(chǎng)仿真軟件得到，易于計(jì)算和電路設(shè)計(jì)分析。同時(shí)，該模型的參數(shù)和頻率無(wú)關(guān)，易于電路分析，適用于射頻集成電路的設(shè)計(jì)。最后，論文詳細(xì)論述了將模型用于集成電路設(shè)計(jì)中的流程。

2 互連線寄生參數(shù)仿真模型

射頻集成電路設(shè)計(jì)中使用的互連線結(jié)構(gòu)按照其類(lèi)別可分為兩類(lèi)：第一類(lèi)是微帶線是以芯片襯底地作為其地平面，第二類(lèi)是互連線是以某一金屬層（通常是第一層金屬M(fèi)1）作為其地平面。對(duì)于這兩類(lèi)互連線結(jié)構(gòu)而言，采用襯底地平面作為公共地平面的互連線比采用底層金屬M(fèi)1作為公共地的互連線更加靈活，因?yàn)樵趯?shí)際電路設(shè)計(jì)中受限于電路結(jié)構(gòu)，其底層金屬需要作為信號(hào)線進(jìn)行器件之間互連，這種情況下需要采用第一種結(jié)構(gòu)來(lái)實(shí)現(xiàn)信號(hào)互連。然而，使用底層金屬M(fèi)1作地線可以隔離襯底，減少襯底的損耗，因此在集成電路設(shè)計(jì)中兩種傳輸線結(jié)構(gòu)相互并存。

圖1是互連線的模型圖，該模型為單π集總參數(shù)模型，與常規(guī)的電感π模型相似[2]。圖1中模型并聯(lián)部分表示寄生電容和電阻，串聯(lián)部分表示寄生電感和電阻。在設(shè)計(jì)窄帶寬的電路時(shí)，尤其是進(jìn)行放大器電路設(shè)計(jì)，關(guān)注的是工作頻率附近的參數(shù)。所以，方框模型可以視為獨(dú)立于工作頻率，即模型在窄帶電路設(shè)計(jì)中依舊可以使用。模型中，電感L2和電阻R2為互連線自身的分布電感和分布電阻，包含了集膚效應(yīng)和鄰近效應(yīng)對(duì)電路的影響，而并聯(lián)電容和電阻為導(dǎo)線和襯底之間等效電容和等效電阻。

對(duì)于該傳輸線模型，其離散參數(shù)的矩陣近似于模擬值和實(shí)際測(cè)量值。根據(jù)等效規(guī)則，電路的參數(shù)都可由Y參數(shù)推導(dǎo)得出[3]。在得到每一模塊的參數(shù)后，串聯(lián)電感值，電阻值和并聯(lián)電容值都可以求出。

根據(jù)等效規(guī)則，工作頻帶的S參數(shù)應(yīng)該與模擬和測(cè)試值相同。根據(jù)對(duì)Y矩陣的定義，可以推導(dǎo)出以下公式：

式中，為工作頻率，函數(shù)real（）和函數(shù)imag（）分別代表著復(fù)數(shù)的實(shí)部和虛部。

以上的公式對(duì)于大多數(shù)傳輸線是可用的，無(wú)論傳輸線是否對(duì)稱(chēng)。在大多數(shù)情況下，傳輸線的Y1，Y3部分在結(jié)構(gòu)上并不對(duì)稱(chēng)。但是，當(dāng)兩端口的反射系數(shù)的值相同時(shí)，將出現(xiàn)對(duì)稱(chēng)的特殊情況。此時(shí)傳輸線可化簡(jiǎn)為相同的部分，且可從電報(bào)方程中得出各元件的值。

在以上的分析中，電容，電感和電阻分別是頻率的參數(shù)，而本模型中各部分?jǐn)?shù)值處理成和頻率無(wú)關(guān)的數(shù)值，這將在電路設(shè)計(jì)中產(chǎn)生誤差。由于替換產(chǎn)生的誤差可有下面公式得出：

是仿真實(shí)際S參數(shù)值，是模型的S參數(shù)值。

通常，當(dāng)電路的頻率與正常工作頻率差異較大時(shí)，由于集膚效應(yīng)和鄰近效應(yīng)，這個(gè)誤差將會(huì)造成更加嚴(yán)重的影響。依照上述的模型，我們利用電磁場(chǎng)仿真軟件ADS-Momentum構(gòu)建了互連傳輸線，該傳輸線采用第二類(lèi)結(jié)構(gòu)，該傳輸線位于的TSMC 0.18um射頻/混合信號(hào)工藝的第6層金屬上，金屬線寬6um，線長(zhǎng)115um。工作頻率為10GHz，根據(jù)公式（2）得到集總參數(shù)模型各個(gè)參數(shù)如下：

為比較模型和實(shí)際電磁場(chǎng)仿真數(shù)據(jù)之間差別，公式（4）中各個(gè)數(shù)據(jù)對(duì)應(yīng)模型的S參數(shù)和電磁場(chǎng)仿真軟件得到的S參數(shù)進(jìn)行了對(duì)比，圖2是采用電磁場(chǎng)仿真軟件ADS-Momentum和模型部分參數(shù)對(duì)比，從圖中可以看出，電磁場(chǎng)仿真軟件的模型和本模型S參數(shù)的誤差遠(yuǎn)離工作頻率段誤差越大，這是由于公式（2）中對(duì)頻率進(jìn)行了近似處理，遠(yuǎn)離工作頻率的點(diǎn)采用工作頻率來(lái)代替，由于這種代替，數(shù)據(jù)之間誤差越大。在其偏離中心頻率50%位置處（即15GHz和5GHz），模型和Momentum仿真數(shù)據(jù)的差異低于5%。在實(shí)際電路設(shè)計(jì)，通常需要電路設(shè)計(jì)師關(guān)注于傳輸線寄生參數(shù)對(duì)電路性能影響，此時(shí)工作頻率點(diǎn)附近模型簡(jiǎn)易、準(zhǔn)確是電路設(shè)計(jì)重點(diǎn)，而偏離工作頻率點(diǎn)的模型誤差在窄帶電路設(shè)計(jì)是可以接受的。

3 模型在射頻集成電路設(shè)計(jì)中應(yīng)用

CMOS射頻集成電路設(shè)計(jì)是利用已有的有源器件和無(wú)源器件模型進(jìn)行電路設(shè)計(jì)。傳統(tǒng)的集成電路設(shè)計(jì)首先進(jìn)行電路原理圖設(shè)計(jì)，然后進(jìn)行電路版圖設(shè)計(jì)，再進(jìn)行參數(shù)提取，在參數(shù)提取中主要利用Cadence系統(tǒng)自身已有的仿真工具Assura來(lái)實(shí)現(xiàn)，在參數(shù)提取結(jié)束后再進(jìn)行后仿真。當(dāng)電路設(shè)計(jì)不滿足要求時(shí)，需要重復(fù)上述過(guò)程，然而，在上述的傳統(tǒng)集成電路中，由于參數(shù)提取過(guò)程的參數(shù)為分布參數(shù)，難以直接用于電路O計(jì)參數(shù)調(diào)整。同時(shí)，傳統(tǒng)的參數(shù)提取方法只進(jìn)行了電阻和電容的參數(shù)提取，而對(duì)寄生電感沒(méi)有進(jìn)行提取，這將導(dǎo)致電路設(shè)計(jì)的預(yù)期結(jié)果和實(shí)測(cè)結(jié)果出入較大。

為克服傳統(tǒng)的射頻集成電路設(shè)計(jì)的上述不足，可以將本論文的參數(shù)模型和集成電路設(shè)計(jì)相互結(jié)合。圖4是本論文的模型應(yīng)用于射頻集成電路設(shè)計(jì)中流程圖，在原理圖和版圖設(shè)計(jì)中依然類(lèi)似于傳統(tǒng)的集成電路設(shè)計(jì)方法，但版圖設(shè)計(jì)及參數(shù)提取時(shí)將版圖中的互連線單獨(dú)分離出來(lái)，利用電磁場(chǎng)仿真軟件ADS-Momentum電磁場(chǎng)仿真，仿真結(jié)束后利用模型將其中的各個(gè)互連線參數(shù)提取出來(lái)，由于互連線的寬度、長(zhǎng)度和圖1中模型的各個(gè)參數(shù)密切相關(guān)，故將互連線得到的各個(gè)參數(shù)代入到版圖后仿真設(shè)計(jì)中，檢測(cè)互連線參數(shù)是否滿足電路設(shè)計(jì)要求。如果互連線參數(shù)滿足設(shè)計(jì)要求，則電路設(shè)計(jì)完成；否則，根據(jù)要求適當(dāng)調(diào)整互連線參數(shù)，并判斷調(diào)整后參數(shù)是否滿足電路設(shè)計(jì)要求，如果滿足電路設(shè)計(jì)要求，則依據(jù)重新設(shè)計(jì)的要求進(jìn)行版圖調(diào)整，完成電路設(shè)計(jì)。如果調(diào)整后的互連線參數(shù)依然不滿足電路設(shè)計(jì)要求，則依據(jù)要求進(jìn)行原理圖設(shè)計(jì)調(diào)整，然后依次重復(fù)上述過(guò)程。如圖3所示。

從上述的電路設(shè)計(jì)流程可以看出，在射頻集成電路設(shè)計(jì)中應(yīng)用本模型可以及時(shí)了解電路中的各個(gè)互連線參數(shù)，根據(jù)電路設(shè)計(jì)要求調(diào)整互連線參數(shù)，滿足電路設(shè)計(jì)要求。在整個(gè)設(shè)計(jì)流程中，首先根據(jù)互連線提取參數(shù)判斷是否滿足電路設(shè)計(jì)要求，進(jìn)而根據(jù)設(shè)計(jì)要求調(diào)整互連線參數(shù)來(lái)滿足電路設(shè)計(jì)要求，這將簡(jiǎn)化傳統(tǒng)電路設(shè)計(jì)循環(huán)，減少電路設(shè)計(jì)時(shí)間，同時(shí)通過(guò)互連線參數(shù)調(diào)整將互連線作為電路設(shè)計(jì)的一部分進(jìn)行綜合考慮，這將有助于提高電路綜合性能。

4 結(jié)語(yǔ)

本文提出了適用電路后仿真的納米尺度互連線模型，該模型基于物理意義而構(gòu)建，模型的各個(gè)參數(shù)皆為集總參數(shù)，各個(gè)參數(shù)都可以通過(guò)電磁場(chǎng)仿真軟件而獲得并在集成電路設(shè)計(jì)中進(jìn)行調(diào)整。該集總參數(shù)的模型結(jié)構(gòu)簡(jiǎn)單，易于使用，適合于CMOS射頻集成電路設(shè)計(jì)分析中使用，同時(shí)文中給出了該模型應(yīng)用于射頻集成電路設(shè)計(jì)的流程并分析了其特點(diǎn)，分析表明采用文中模型可以根據(jù)電路設(shè)計(jì)要求進(jìn)行調(diào)整互連線的尺寸，并可將互連線參數(shù)作為電路設(shè)計(jì)的一部分進(jìn)行綜合考慮，有助于提高電路綜合性能。

參考文獻(xiàn)

[1]A.Niknejad， “Siliconization of 60 GHz”， IEEE Microw. Mag.， pp.78-85，F(xiàn)eb.2010.

[2]J.Rong， M.Copeland，“The modeling， characterization， and design of monolithic inductors for silicon RFICs”，IEEE Journal of Solid-state Circuits， Vol.32，No.3，pp.357-369，March 1997.

[3]廖承恩.微波技g基礎(chǔ)，西安：西安電子科技大學(xué)出版社，1994.12.

收稿日期：2016-09-28

第7篇：集成電路原理及應(yīng)用范文

關(guān)鍵詞:可編程器件;譯碼器;數(shù)字電路;教學(xué)

中圖分類(lèi)號(hào): G642文獻(xiàn)標(biāo)識(shí)碼:A

引言

數(shù)字電路是計(jì)算機(jī)專(zhuān)業(yè)電子技術(shù)方面入門(mén)性質(zhì)的基礎(chǔ)課程,其任務(wù)是使學(xué)生獲得數(shù)字電子技術(shù)方面的基礎(chǔ)理論、

基本知識(shí)和基本技能。通常,數(shù)字電路課程的教學(xué)是由理論教學(xué)、課程實(shí)驗(yàn)、課程設(shè)計(jì)等教學(xué)環(huán)節(jié)構(gòu)成的。

可編程邏輯器件PLD(Programmable Logic Device)是一種數(shù)字電路,它可以由用戶來(lái)進(jìn)行編程和配置,利用它可以解決不同的邏輯設(shè)計(jì)問(wèn)題。隨著數(shù)字集成電路的不斷更新和換代,特別是可編程邏輯器件的出現(xiàn),使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法發(fā)生了根本的改變?？删幊踢壿嬈骷撵`活性使得硬件系統(tǒng)設(shè)計(jì)師在實(shí)驗(yàn)室里用一臺(tái)計(jì)算機(jī)、一套相應(yīng)的EDA軟件和可編程邏輯芯片就可以完成數(shù)字系統(tǒng)設(shè)計(jì)與生產(chǎn)。

MAX+plus Ⅱ是一種與結(jié)構(gòu)無(wú)關(guān)的全集成化設(shè)計(jì)環(huán)境,使設(shè)計(jì)者能對(duì)Altera 的各種CPLD系列方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。MAX+plusⅡ開(kāi)發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性. 其主要優(yōu)點(diǎn):與結(jié)構(gòu)無(wú)關(guān)、多平臺(tái)、豐富的設(shè)計(jì)庫(kù)、開(kāi)放的界面、全集成化、支持多種硬件描述語(yǔ)言(HDL)等。

1可編程思想在課堂理論教學(xué)中的應(yīng)用

數(shù)字電路課程主要包括邏輯代數(shù)、基本門(mén)電路、組合和時(shí)序邏輯電路、可編程邏輯器件及其編程方法的介紹。傳統(tǒng)的教學(xué)方法是按順序講授,組合和時(shí)序邏輯部分都采用獨(dú)立元器件的思想介紹,可編程邏輯器件部分往往由于課時(shí)的緣故不講授或者只做簡(jiǎn)要介紹。但是隨著電子技術(shù)的發(fā)展,這種教學(xué)思路已經(jīng)不能很好地體現(xiàn)數(shù)字技術(shù)的發(fā)展方向。所以對(duì)數(shù)字電路理論教學(xué)提出了一些改革思路。

邏輯代數(shù)和基本門(mén)電路部分還是采用傳統(tǒng)的教學(xué)方法,在講授這一部分的同時(shí)把可編程邏輯器件及其編程方法這部分內(nèi)容作為課外作業(yè)布置給學(xué)生,介紹一些相關(guān)的資料供學(xué)生課外閱讀,并隨時(shí)檢查輔導(dǎo)。在介紹電路設(shè)計(jì)的時(shí)候把可編程邏輯器件部分引入,并作簡(jiǎn)要介紹,關(guān)鍵是讓學(xué)生理解可編程思想,知道整個(gè)設(shè)計(jì)的過(guò)程即可,不能花大量時(shí)間講述編程語(yǔ)法。如果花過(guò)多時(shí)間介紹語(yǔ)法,會(huì)讓學(xué)生轉(zhuǎn)移學(xué)習(xí)的重心,忽略數(shù)字電路的基礎(chǔ)知識(shí),把數(shù)字電路當(dāng)編程語(yǔ)言課程學(xué)習(xí)。

隨著計(jì)算機(jī)的廣泛應(yīng)用和教學(xué)條件的改善,多媒體課件在一定程度上提高了教學(xué)效果,可以用Flash等軟件制作電路的應(yīng)用和工作情況,但因?yàn)楣ぷ髑闆r非常多,所以制作課件非常麻煩,而且因?yàn)椴荒茈S時(shí)調(diào)整,學(xué)生感覺(jué)不夠真實(shí)。在課堂教學(xué)過(guò)程中利用多媒體教學(xué)環(huán)境,采用MAX + plus II軟件進(jìn)行實(shí)際操作演示,MAX + plus II輸入修改方便,仿真結(jié)果直觀具體,能夠增強(qiáng)學(xué)生對(duì)學(xué)習(xí)內(nèi)容的感性認(rèn)識(shí),激發(fā)學(xué)習(xí)興趣,提高課堂教學(xué)質(zhì)量。

以2-4譯碼器部分為例來(lái)說(shuō)明MAX+plus II在數(shù)字電路教學(xué)中的應(yīng)用情況。對(duì)于譯碼器的定義及其譯碼的理解,其實(shí)剛好是硬件描述語(yǔ)言VHDL的行為描述方法,所以我們可以用VHDL語(yǔ)言把2-4譯碼器描述出來(lái)作為MAX+plusⅡ的輸入。描述的程序如下:

entity HCT139 is

port(A2, B2, G2BAR, A1, B1, G1BAR : in std_logic;

Y20, Y21, Y22, Y23, Y10, Y11, Y12, Y13 : out std_logic);

end HCT139;

architecture VER1 of HCT139 is

begin

Y10

Y11

Y12

Y13

Y20

Y21

Y22

Y23

end VER1

寫(xiě)程序的過(guò)程其實(shí)就是對(duì)譯碼器的邏輯的理解過(guò)程,那這個(gè)程序到底能否完成我們需要的譯碼功能呢?可以用 MAX+plus II軟件的仿真功能,讓學(xué)生很清楚地觀察到在控制信號(hào)的作用下譯碼器的實(shí)際工作情況。仿真波形如圖1所示。

隨著數(shù)字電子技術(shù)的發(fā)展以及可編程邏輯器件的廣泛使用,中規(guī)模的集成電路的應(yīng)用逐漸減少,但是對(duì)于中規(guī)模集成電路的思想以及功能還是要做介紹。對(duì)于中規(guī)模集成電路的講授可以結(jié)合MAX + plus II的原理圖輸入方法。MAX + plus II的元件庫(kù)里有常見(jiàn)的中規(guī)模集成電路,并且我們可以利用MAX + plus II軟件的仿真功能,觀察到各種中規(guī)模集成電路的工作情況。例如2-4譯碼器74139如圖2所示。

課堂教學(xué)中,很多內(nèi)容都可以利用MAX + plus II軟件直觀地演示出來(lái),比如中規(guī)模集成電路的功能和使用、異步二進(jìn)制計(jì)數(shù)器的工作、移位寄存器的移位操作等等,這些演示可以使學(xué)生感性地理解電路的特性,對(duì)理解這些知識(shí)起到了很好的輔助作用。如果教師對(duì)EDA技術(shù)熟悉,演示這些實(shí)例并不需要花費(fèi)太多時(shí)間。

2基于可編程邏輯器件的實(shí)驗(yàn)教學(xué)

實(shí)驗(yàn)作為學(xué)習(xí)該課程的一個(gè)重要環(huán)節(jié),對(duì)鞏固課堂教學(xué)內(nèi)容、提高學(xué)生的動(dòng)手能力都具有重要的作用。

在傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)教學(xué)中,一般采用學(xué)生動(dòng)手搭接各種電路的方法。這種方法對(duì)于鍛煉學(xué)生的動(dòng)手能力比較好,實(shí)際搭接線路體會(huì)更深刻,但是這種方法也有很多不足之處:由于在實(shí)驗(yàn)操作過(guò)程中的疏忽,很容易造成電路短路、損壞TTL芯片。教學(xué)實(shí)驗(yàn)中,要經(jīng)常更換芯片,增加了原件的損耗;當(dāng)電路復(fù)雜時(shí),檢查芯片好壞或搭接線錯(cuò)誤是一項(xiàng)非常繁雜的工作,容易讓學(xué)生產(chǎn)生厭煩感。隨著計(jì)算機(jī)電路仿真及大規(guī)模集成電路的發(fā)展,傳統(tǒng)的實(shí)驗(yàn)方法得到了改進(jìn),引入可編程邏輯器件及其對(duì)應(yīng)的EDA技術(shù),可以增強(qiáng)實(shí)驗(yàn)過(guò)程的靈活性,提高學(xué)生學(xué)習(xí)積極性。

基于可編程邏輯器件的實(shí)驗(yàn)平臺(tái)在參考文獻(xiàn)[3]做了介紹。繼續(xù)選用在理論教學(xué)中采用的演示軟件MAX + plus II作為實(shí)驗(yàn)軟件,它使用簡(jiǎn)單,不需要花費(fèi)太多學(xué)時(shí)講授軟件的使用。因?yàn)樵韴D的輸入方法更簡(jiǎn)單直觀,建議采用原理圖的輸入方法進(jìn)行實(shí)驗(yàn)。在學(xué)生掌握原理圖輸入方法之前,老師可以先做好一些實(shí)驗(yàn)?zāi)K,讓學(xué)生直接下載這些模塊到實(shí)驗(yàn)平臺(tái)進(jìn)行測(cè)試,邊測(cè)試邊學(xué)習(xí)建立實(shí)驗(yàn)?zāi)K的方法。用MAX + plus II仿真數(shù)字電路實(shí)驗(yàn)具有很大的靈活性,掌握得比較好的學(xué)生不僅可以按照教師設(shè)計(jì)的實(shí)驗(yàn)?zāi)K完成實(shí)驗(yàn),還可以在掌握了設(shè)計(jì)方法后,利用理論知識(shí)自行設(shè)計(jì)一些實(shí)驗(yàn)?zāi)K。這樣會(huì)激發(fā)學(xué)生的學(xué)習(xí)興趣,從而進(jìn)一步提高了學(xué)生的綜合素質(zhì)和創(chuàng)新能力。

3基于可編程邏輯器件的課程設(shè)計(jì)

數(shù)字電子技術(shù)課程設(shè)計(jì)是實(shí)踐性課程,同“數(shù)字電子技術(shù)”理論講授課程有密不可分的關(guān)系,起著相輔相成的作用,也是在“數(shù)字電子技術(shù)實(shí)驗(yàn)”課的基礎(chǔ)上,進(jìn)一步深化的實(shí)踐環(huán)節(jié)。其主要目的是通過(guò)本課程,培養(yǎng)和啟發(fā)學(xué)生的創(chuàng)造性思維,進(jìn)一步理解數(shù)字系統(tǒng)的概念,掌握小型數(shù)字系統(tǒng)的設(shè)計(jì)方法,掌握查閱有關(guān)資料的技能?；救蝿?wù)是設(shè)計(jì)一個(gè)小型數(shù)字電子系統(tǒng)。傳統(tǒng)的使用中小規(guī)模集成電路的方法,由于設(shè)計(jì)小型數(shù)字電子系統(tǒng)需要多種元件,每年的課程設(shè)計(jì)往往受元器件的限制,給的設(shè)計(jì)題目只有幾個(gè),容易出現(xiàn)雷同,常見(jiàn)的一些設(shè)計(jì)在網(wǎng)絡(luò)上都可以找到現(xiàn)成的設(shè)計(jì)電路圖。

將可編程邏輯器件引入課程設(shè)計(jì),就可以靈活給定各種類(lèi)型的設(shè)計(jì)題目,不受元器件的限制。即使一樣的設(shè)計(jì)題目,實(shí)現(xiàn)的方法也可以多樣化,可以采用原理圖的輸入方法,也可以采用硬件描述語(yǔ)言的輸入方法來(lái)實(shí)現(xiàn)。同時(shí)將可編程邏輯器件引入課程設(shè)計(jì),就可以直接在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn),不需要專(zhuān)門(mén)的課程設(shè)計(jì)平臺(tái),從而節(jié)省了課程設(shè)計(jì)的成本,又由于采用了數(shù)字電子技術(shù)發(fā)展的前沿技術(shù),讓學(xué)生能了解數(shù)字電子技術(shù)的發(fā)展,真正培養(yǎng)學(xué)生對(duì)數(shù)字電子技術(shù)的學(xué)習(xí)興趣。課程設(shè)計(jì)的題目難度也容易控制,可以分開(kāi)檔次。

例如“拔河游戲機(jī)”的設(shè)計(jì),拔河游戲機(jī)需用9個(gè)發(fā)光二極管排列成一行,開(kāi)機(jī)后只有中間一個(gè)發(fā)亮,以此作為拔河的中心線,游戲雙方各持一個(gè)按鍵,迅速地、不斷地按動(dòng)產(chǎn)生脈沖,誰(shuí)按得快,亮點(diǎn)就會(huì)向誰(shuí)的方向移動(dòng),每按一次,亮點(diǎn)移動(dòng)一次。移到任一方終端二極管發(fā)亮,這一方就得勝,此時(shí)雙方按鍵均無(wú)作用,輸出保持,只有經(jīng)復(fù)位后才使亮點(diǎn)恢復(fù)到中心線;顯示器顯示勝者的盤(pán)數(shù)。對(duì)于這樣的一個(gè)設(shè)計(jì)題目安排三個(gè)人一組,來(lái)討論總體實(shí)現(xiàn)思路,但是具體的實(shí)現(xiàn)方式不能一樣,其中一個(gè)人要求用中小規(guī)模的集成電路來(lái)實(shí)現(xiàn),兩個(gè)人用可編程邏輯器件實(shí)現(xiàn),但是分別采用硬件描述語(yǔ)言和原理圖的輸入方法來(lái)實(shí)現(xiàn)。

開(kāi)始安排題目的時(shí)候,選擇用中小規(guī)模集成電路實(shí)現(xiàn)的人自信比較足,因?yàn)閷W(xué)生對(duì)中規(guī)模集成器件相對(duì)熟悉些,其他兩人因?yàn)閷?duì)可編程器件不是很熟悉,覺(jué)得有點(diǎn)難。但是等完成這個(gè)設(shè)計(jì)題目后,叫苦的反而變成采用中小規(guī)模集成電路實(shí)現(xiàn)的人。另外兩人對(duì)自己的設(shè)計(jì)思想是否正確早通過(guò)仿真知道了,連線也只有輸入和輸出,不用反復(fù)檢查線路是否接觸好。隨時(shí)可以修改,修改完了只需用重新下載程序即可。經(jīng)過(guò)這樣的對(duì)比實(shí)踐,學(xué)生對(duì)數(shù)字電路的設(shè)計(jì)有了更深刻的認(rèn)識(shí),既掌握了數(shù)字電路的傳統(tǒng)設(shè)計(jì)方法,又初步理解了最新的數(shù)字電路設(shè)計(jì)方法。

4結(jié)語(yǔ)

CPLD和FPGA器件在集成度、功能和性能方面已經(jīng)能夠滿足大多數(shù)場(chǎng)合的使用要求。用CPLD、FPGA等大規(guī)?？删幊踢壿嬈骷〈鷤鹘y(tǒng)的標(biāo)準(zhǔn)集成電路、接口電路和專(zhuān)用集成電路已成為技術(shù)發(fā)展的必然趨勢(shì)。把可編程思想引入到數(shù)字電路課程的教學(xué)當(dāng)中,利用計(jì)算機(jī)和仿真軟件對(duì)數(shù)字電路進(jìn)行模擬、仿真,會(huì)顯著地提升數(shù)字電路的教學(xué)效果,讓學(xué)生能夠緊跟市場(chǎng)和技術(shù)的前沿。

Teaching of Digital Circuit Based on Programmable Thinking of Hardware

LIU Cai-hong, JI Jin-shui

(Computer Science and Information Engineering College, Northwest Minorities University,Lanzhou 730030, China)

第8篇：集成電路原理及應(yīng)用范文

關(guān)鍵詞：集成電路 壽命仿真 分析流程 競(jìng)爭(zhēng)失效 CALCE-PWA

中圖分類(lèi)號(hào)：V263.5 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2017）06（c）-0067-04

由于電子設(shè)備對(duì)溫度、振動(dòng)最為敏感，且根據(jù)對(duì)電子產(chǎn)品失效原因的統(tǒng)計(jì)，溫度因素占43.3%，振動(dòng)因素占28.7%，由這2種應(yīng)力作用導(dǎo)致的產(chǎn)品的失效為71%[1]。因此，研究集成電路壽命需主要對(duì)溫度和振動(dòng)2種應(yīng)力進(jìn)行仿真、評(píng)估并預(yù)計(jì)。據(jù)此壽命仿真主體結(jié)構(gòu)中涉及的仿真項(xiàng)目主要有熱仿真、振動(dòng)仿真、故障預(yù)計(jì)仿真。在諸如印刷電路板的典型電子產(chǎn)品的服役期內(nèi)，熱應(yīng)力、機(jī)械應(yīng)力是產(chǎn)品所承受的主要環(huán)境載荷。文獻(xiàn)[2-4]從器件級(jí)薄弱環(huán)節(jié)的失效物理建模出發(fā)，通過(guò)對(duì)整板PCB的振動(dòng)仿真與實(shí)驗(yàn)，計(jì)算了元器件的壽命。文獻(xiàn)[5-7]研究了集成電路的壽命試驗(yàn)條件，并對(duì)PCB電路板組件的溫度分布進(jìn)行了仿真與實(shí)驗(yàn)研究。此外，國(guó)內(nèi)外學(xué)者針對(duì)集成電路的失效類(lèi)別、失效原因開(kāi)展了大量研究。但是上述研究較多的依賴物理樣機(jī)試驗(yàn)，且計(jì)算集成電路壽命時(shí)未能綜合考慮集成電路復(fù)雜的失效因素。

該文基于協(xié)同仿真技術(shù)，采用競(jìng)爭(zhēng)失效機(jī)制，選用電子產(chǎn)品中的一個(gè)整板PCB作為研究對(duì)象，對(duì)集成電路壽命進(jìn)行預(yù)測(cè)，可在產(chǎn)品設(shè)計(jì)階段對(duì)集成電路的可靠性進(jìn)行評(píng)估，并減少物理樣機(jī)試驗(yàn)成本。

1 壽命分析流程

基于競(jìng)爭(zhēng)失效機(jī)制的集成電路壽命預(yù)測(cè)的仿真分析流程如圖1所示。首先基于集成電路封裝類(lèi)型完成模型建立；然后分別從熱仿真、振動(dòng)仿真中導(dǎo)入模型所需應(yīng)力參數(shù)，加載集成電路壽命剖面；最后根據(jù)競(jìng)爭(zhēng)失效機(jī)制，獲取集成電路壽命。其中，集成電路管腳與電路板基板的互連處模型的建立采用競(jìng)爭(zhēng)失效法則（即“最小薄弱原理”）。

整個(gè)流程中各主要步驟如下所示。

（1）獲取集成電路以及電路板組件結(jié)構(gòu)及工藝信息。

（2）根據(jù)電路板組件工作環(huán)境條件制定壽命周期環(huán)境剖面。

（3）基于ANSYS軟件進(jìn)行仿真分析，獲取熱仿真與振動(dòng)仿真結(jié)果，為基于失效物理的故障預(yù)計(jì)提供數(shù)據(jù)支撐。

（4）建立熱故障預(yù)計(jì)模型與振動(dòng)故障預(yù)計(jì)模型，分別進(jìn)行壽命仿真分析，可得到故障預(yù)計(jì)結(jié)果，基于競(jìng)爭(zhēng)失效機(jī)制，確定集成電路失效狀態(tài)，并得到壽命仿真計(jì)算結(jié)果。

2 研究對(duì)象

項(xiàng)目選取的某PCB電路板組件有限元模型網(wǎng)格劃分圖如圖2所示，圖右顯示了集成電路詳細(xì)模型的網(wǎng)格劃分效果。電路板組件模型采用SolidWorks軟件建立，對(duì)目標(biāo)集成電路進(jìn)行詳細(xì)的三維模型建模，對(duì)其他元器件采用長(zhǎng)寬高與之相同的長(zhǎng)方體等效處理。使用ANSYS軟件進(jìn)行仿真分析，用內(nèi)部MPC約束算法建立接觸單元來(lái)處理各元器件和電路板基板的裝配關(guān)系。

3 壽命周期環(huán)境剖面

熱仿真分析環(huán)境條件根據(jù)基本試驗(yàn)中的各種工作環(huán)境溫度以及產(chǎn)品工作時(shí)對(duì)應(yīng)的環(huán)控條件制定。因此，參考典型電子裝備高溫低溫試驗(yàn)條件[8]，確定仿真溫度環(huán)境如下：熱天地面階段工作和不工作溫度為+70 ℃，冷天地面階段工作和不工作溫度為-55℃；熱天飛行階段工作溫度為+55 ℃，冷天飛行階段工作溫度為-40 ℃。

參照典型電子裝備環(huán)境試驗(yàn)條件，確定電路板隨機(jī)振動(dòng)試驗(yàn)的功率譜密度，其最大值W0為0.04 g2/Hz。綜上，按照電路板實(shí)際工作條件，將環(huán)境應(yīng)力簡(jiǎn)化為溫度循環(huán)1（冷天工作）、溫度循環(huán)2（熱天工作）和隨機(jī)振動(dòng)，見(jiàn)表1。

4 有限元仿真分析

4.1 熱仿真分析

針對(duì)工作環(huán)境溫度為70 ℃、55 ℃、-40 ℃、-55 ℃的情r進(jìn)行穩(wěn)態(tài)熱分析，表2為環(huán)境溫度70 ℃時(shí)電路板組件溫度云圖和集成電路溫度云圖。

通過(guò)對(duì)70 ℃工作環(huán)境溫度下電路板、集成電路溫度數(shù)據(jù)進(jìn)行統(tǒng)計(jì)，得熱分析結(jié)果，電路板組件平均溫度為80.4 ℃，溫升為10.4 ℃，集成電路平均溫度為82.7 ℃，溫升為12.7 ℃。

4.2 振動(dòng)分析

（1）模態(tài)分析。

振動(dòng)分析時(shí)將電路板兩端插入導(dǎo)軌，故約束兩端UY、UZ、ROTX、ROTY、ROTZ自由度；同時(shí)電路板兩側(cè)面被壓緊，故約束其UX方向自由度，并將約束載荷置于載荷集Constraints中。獲取電路板組件前三階模態(tài)振型如表3所示。

（2）隨機(jī)振動(dòng)分析。

在完成模態(tài)分析基礎(chǔ)上按照振動(dòng)環(huán)境條件開(kāi)展隨機(jī)振動(dòng)分析，可獲取位移云圖、加速度云圖。表4顯示了電路板組件位移云圖、電路板組件加速度云圖。

對(duì)隨機(jī)振動(dòng)位移與加速度結(jié)果進(jìn)行歸納，可得電路板位移、加速度，集成電路位移，為進(jìn)行集成電路壽命計(jì)算提供數(shù)據(jù)支撐。

5 壽命仿真分析

5.1 模型建立

該研究中使用的壽命仿真軟件工具是CALCE-PWA，該軟件是用于電子組件設(shè)計(jì)和分析的一組集成工具，輸入熱分析與振動(dòng)分析的結(jié)果，利用其故障模型可對(duì)印制板器件進(jìn)行工作剖面下的故障預(yù)計(jì)。在完成電路板建模、部件建模和元器件建模的基礎(chǔ)上形成最終模型。

5.2 剖面設(shè)置

從熱仿真結(jié)果中獲取集成電路平均殼溫和集成電路安裝位置的電路板表面平均溫度，并按照溫度剖面將集成電路的詳細(xì)溫度數(shù)據(jù)輸入CALCE-PWA軟件中；結(jié)合隨機(jī)振動(dòng)仿真結(jié)果設(shè)置振動(dòng)剖面。表5給出溫度循環(huán)1（冷天工作）、溫度循環(huán)2（熱天工作）和振動(dòng)剖面示例。

5.3 壽命預(yù)計(jì)

定義并加載集成電路壽命剖面后，即可以對(duì)集成電路在各種類(lèi)型剖面下的失效前循環(huán)數(shù)/時(shí)間進(jìn)行計(jì)算，匯總結(jié)果如表6所示。

通過(guò)Miner定理計(jì)算集成電路溫度循環(huán)、隨機(jī)振動(dòng)下的平均首發(fā)故障前時(shí)間，見(jiàn)表7，集成電路失效狀態(tài)為熱失效，失效循環(huán)數(shù)為260 089。

6 結(jié)語(yǔ)

針對(duì)集成電路故障預(yù)計(jì)的仿真是利用結(jié)構(gòu)、工藝和應(yīng)力等性能參數(shù)建立產(chǎn)品的數(shù)字模型并進(jìn)行失效分析。該文介紹了基于競(jìng)爭(zhēng)失效機(jī)制的集成電路壽命評(píng)估流程，并以某型號(hào)集成電路進(jìn)行仿真分析，確定了該集成電路的失效狀態(tài)與失效循環(huán)次數(shù)。基于虛擬樣機(jī)技術(shù)的集成電路壽命分析方法可應(yīng)用于產(chǎn)品設(shè)計(jì)各個(gè)階段，并減少物理樣機(jī)試驗(yàn)成本，為評(píng)估集成電路的可靠性提供依據(jù)。

參考文獻(xiàn)

[1] 任占勇.數(shù)字化研制環(huán)境下的可靠性工程技術(shù)[M].北京：航空工業(yè)出版社，2015：92-98.

[2] Amy R A，Aglietti G S，Richardson G.Board-level vibration failure criteria for printed circuit assemblies： an experimental approach[J].IEEE Transactions on Electronics Packaging Manufacturing，2010，33（4）：303-311.

[3] Al-Yafawi A，Patil S，Da Yu，et al.Random vibration test for electronic assemblies fatigue life estimation[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

[4] 高Y名，劉瑩，馬建章.ANSYS 在印制電路板組件隨機(jī)振動(dòng)分析中的應(yīng)用[J].無(wú)線電工程，2015（7）：95-98.

[5] Shankaran G V，Dogruoz M B，Dearaujo D.Orthotropic thermal conductivity and Joule heating effects on the temperature distribution of printed circuit boards[A].IEEE Symposium on Thermal and Thermomechanical Phenomena in Electronic Systems[C].Binghamton：IEEE，2010.

[6] Hatakeyama T，Ishizuka M，Nakagwa S，et al.Development of practical thermal design technique of printed circuit boards for power electronics[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

第9篇：集成電路原理及應(yīng)用范文

【關(guān)鍵詞】無(wú)觸點(diǎn)；電接點(diǎn)壓力表；霍爾集成電路

1.引言

在工業(yè)控制領(lǐng)域，經(jīng)常需要對(duì)設(shè)備的壓力參數(shù)進(jìn)行測(cè)量。電接點(diǎn)壓力表則常用于測(cè)量和控制各種管道和容器中的液體、氣體或蒸汽的壓力及真空。電接點(diǎn)壓力表是一種現(xiàn)場(chǎng)指示、控制儀表，屬自動(dòng)化儀表范疇，其一般精度等級(jí)為1.0-4.0級(jí)。

2.無(wú)觸點(diǎn)電接點(diǎn)壓力表概述

2.1 電接點(diǎn)壓力表的工作原理及存在問(wèn)題

電接點(diǎn)壓力表是由彈簧管壓力表加裝電氣接點(diǎn)開(kāi)關(guān)所組成，除可指示壓力的大小外，還用于發(fā)出壓力越限信號(hào)。其測(cè)壓原理是基于測(cè)量系統(tǒng)中的彈簧管在被測(cè)介質(zhì)的壓力作用下，迫使彈簧管末端產(chǎn)生相應(yīng)的彈性變形。固定在機(jī)芯齒輪上的指針將被測(cè)值在度盤(pán)上指示出來(lái)；與此同時(shí)，帶動(dòng)接點(diǎn)觸頭產(chǎn)生相應(yīng)閉合或斷開(kāi)的動(dòng)作以使控壓系統(tǒng)中的電路得以接通或斷開(kāi)，從而實(shí)現(xiàn)自動(dòng)控制報(bào)警和現(xiàn)場(chǎng)指示的目的。[1]

目前國(guó)內(nèi)電接點(diǎn)壓力表的準(zhǔn)確度、彈性元件的抗疲勞度等技術(shù)性能指標(biāo)均已達(dá)到較高的水準(zhǔn)，但由于在實(shí)際使用中，壓力表電接點(diǎn)觸點(diǎn)的負(fù)載大都為感性負(fù)載，在觸點(diǎn)通斷瞬間，均會(huì)產(chǎn)生電弧，使觸點(diǎn)灼蝕甚至燒結(jié)在一起，以至于失效、損壞。[2]

2.2 無(wú)觸點(diǎn)電接點(diǎn)壓力表

為解決普通電接點(diǎn)壓力表存在的問(wèn)題，本設(shè)計(jì)取消了電接點(diǎn)壓力表中的機(jī)械觸點(diǎn)（銀觸點(diǎn)或磁助式電觸點(diǎn)）。分別在上限設(shè)定指針和下限設(shè)定指針的適當(dāng)位置上各安裝一只霍爾磁敏集成開(kāi)關(guān)，在原動(dòng)觸點(diǎn)轉(zhuǎn)臂適當(dāng)位置上安裝一只體積較小的高磁能積永磁鐵，兩者組成一組無(wú)觸點(diǎn)控制開(kāi)關(guān)。調(diào)節(jié)上限指針指示的壓力值即可設(shè)定控制上限，調(diào)節(jié)下限指針指示的壓力值即可設(shè)定控制下限，兩指針?biāo)甘镜膲毫Σ罴礊榭刂茀^(qū)間。

在電路設(shè)計(jì)上，為了保證霍爾磁敏集成開(kāi)關(guān)觸發(fā)后不因永磁鐵位置的變化而使電路狀態(tài)發(fā)生變化，采用CMOS與非門(mén)集成電路組成具有記憶功能的Rs觸發(fā)器[3]。由于CMOS集成電路的輸出電流有限、帶負(fù)載能力弱，因此需要在其輸出端連接一只高增益達(dá)林頓管，給后續(xù)電路提供足夠的工作電流。

2.3 霍爾磁敏集成電路

霍爾集成電路是一種集成化的磁敏傳感器。它是把霍爾元件、差分放大器、施密特觸發(fā)器和輸出器四部分做在同一硅片上的磁電轉(zhuǎn)換集成器件。輸入為磁感應(yīng)強(qiáng)度，輸出為電信號(hào)。其輸出的電信號(hào)隨著檢測(cè)到的磁感應(yīng)強(qiáng)度的增減而變化。[4]作為開(kāi)關(guān)霍爾傳感器來(lái)應(yīng)用的霍爾集成電路，其變化是數(shù)字的，即輸出電信號(hào)與磁感應(yīng)強(qiáng)度呈開(kāi)關(guān)狀態(tài)關(guān)系。[5]霍爾集成電路的輸出可以直接驅(qū)動(dòng)TTL、CMOS等集成電路和各種類(lèi)型大、中、小晶體管。

霍爾開(kāi)關(guān)集成電路可用于：無(wú)觸點(diǎn)開(kāi)關(guān)、位置傳感、旋轉(zhuǎn)傳感、自動(dòng)檢測(cè)控制等。霍爾開(kāi)關(guān)集成電路應(yīng)用特點(diǎn)為：無(wú)觸點(diǎn)、長(zhǎng)壽命、高可靠、無(wú)火花、無(wú)自激振蕩、工作頻率寬?？刮勰芰?qiáng)，抗干擾能力強(qiáng)，負(fù)載能力強(qiáng)。輸出數(shù)字化，結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固、體積小安裝方便等。[6]

3.機(jī)械結(jié)構(gòu)及原理簡(jiǎn)介

對(duì)普通電接點(diǎn)壓力表進(jìn)行改裝，改裝完成后的內(nèi)部結(jié)構(gòu)如圖1所示。它是由引壓接頭1、彈簧管2、壓力測(cè)試指針3、擋塊4、止釘5、下限設(shè)定指針6、固定在6上的霍爾磁敏集成開(kāi)關(guān)7（Ic1）、裝固在9上的永磁鐵8、轉(zhuǎn)臂9、調(diào)節(jié)9轉(zhuǎn)動(dòng)力矩的游絲10、裝固在12上的霍爾磁敏集成開(kāi)關(guān)11（Ic2）、上限設(shè)定指針12、機(jī)芯連桿機(jī)構(gòu)13所組成。

工作初始階段，永磁鐵8和轉(zhuǎn)臂9在游絲10彈簧力的作用下緊靠著設(shè)定指針6上的止釘5。此時(shí)霍爾磁敏集成開(kāi)關(guān)7處于觸發(fā)導(dǎo)通狀態(tài)，無(wú)觸點(diǎn)開(kāi)關(guān)導(dǎo)通，負(fù)載得電工作。當(dāng)系統(tǒng)壓力上升，彈簧管2端部的位移通過(guò)機(jī)芯連桿機(jī)構(gòu)13帶動(dòng)，使指針3轉(zhuǎn)動(dòng)。當(dāng)指針3指到下限設(shè)定指針6所指的壓力值時(shí)，永磁鐵8和轉(zhuǎn)臂9在指針3上擋塊4的推動(dòng)下，隨壓力的上升一起轉(zhuǎn)動(dòng)。當(dāng)指針3隨壓力的進(jìn)一步上升，指到上限設(shè)定指針12所指的壓力值時(shí)，永磁鐵8觸發(fā)霍爾磁敏集成開(kāi)關(guān)11導(dǎo)通。無(wú)觸點(diǎn)開(kāi)關(guān)關(guān)斷使負(fù)載失電，壓力源動(dòng)力停止工作。壓力下降時(shí)永磁鐵8轉(zhuǎn)臂9在游絲10彈簧力的作用下隨指針3一起移動(dòng)。當(dāng)系統(tǒng)壓力下降到下限設(shè)定值時(shí)，永磁鐵8觸發(fā)7再次導(dǎo)通，無(wú)觸點(diǎn)開(kāi)關(guān)導(dǎo)通負(fù)載得電，壓力源動(dòng)力重新工作。如此反復(fù)，達(dá)到測(cè)量和控制的目的。根據(jù)工作需要設(shè)定指針6、12可在全量程范圍內(nèi)任意設(shè)定。

4.電路原理圖及簡(jiǎn)介

控制電路需實(shí)現(xiàn)的基本功能為：當(dāng)系統(tǒng)壓力低于下限設(shè)定值時(shí)，需要在達(dá)林頓管T的基極輸入高電平使其導(dǎo)通，從而負(fù)載得電開(kāi)始工作。在系統(tǒng)壓力達(dá)到上限設(shè)定值前，電路應(yīng)當(dāng)使負(fù)載保持工作狀態(tài)。當(dāng)系統(tǒng)壓力高于上限設(shè)定值時(shí)，在達(dá)林頓管T的基極輸入低電平使其截止，此時(shí)負(fù)載失電停止工作，系統(tǒng)壓力逐漸下降直至壓力降至下限設(shè)定值。當(dāng)系統(tǒng)壓力降至下限設(shè)定值時(shí)，應(yīng)當(dāng)使達(dá)林頓管T的基極再次獲得高電平并導(dǎo)通，負(fù)載得電工作。以上便是電路的一個(gè)工作周期。

需求電路的工作邏輯正好對(duì)應(yīng)了Rs觸發(fā)器具有的邏輯功能。因此可以用Rs觸發(fā)器來(lái)實(shí)現(xiàn)本裝置的核心控制電路。電路的工作狀態(tài)可以用表1詳細(xì)描述，該表與Rs觸發(fā)器的真值表完全對(duì)應(yīng)。

本設(shè)計(jì)的電路原理圖如圖2所示。它主要包含的元器件及功能：直流極性保護(hù)二極管D；用于濾波穩(wěn)壓的電容和穩(wěn)壓二極管C1、C2、DW；霍爾磁敏集成開(kāi)關(guān)Ic1、Ic2；與非門(mén)組成的Rs觸發(fā)器Ic3；達(dá)林頓管T；光電耦合器Ic4；雙向可控硅SCR及用于過(guò)壓保護(hù)的壓敏電阻VR。

圖2電路中，通過(guò)光電耦合器Ic4將交流控制電源與直流工作電源隔離，增加了電路的抗干擾性能和安全性。為進(jìn)一步提高儀表的可靠性，在SCR兩端增加了R7、C3緩沖保護(hù)網(wǎng)絡(luò)和VR壓敏電阻，以防SCR因浪涌電壓過(guò)高而發(fā)生擊穿。

5.實(shí)驗(yàn)裝置的制作

選用一只￠150，規(guī)格為16MPa的電接點(diǎn)壓力表。具體實(shí)驗(yàn)裝置的制作步驟如下：（1）將其下限設(shè)定指針和上限設(shè)定指針拆下并去掉銀觸點(diǎn)或磁助觸點(diǎn)，重新制作2個(gè)銅質(zhì)上、下限設(shè)定指針如圖3、圖4。（2）在其針上設(shè)置安裝霍爾磁敏集成開(kāi)關(guān)Ic1、Ic2用的裝夾卡，將Ic1安裝在下限設(shè)定指針6上，Ic2裝固在上限設(shè)定指針12上。（3）在下限設(shè)定指針6的適當(dāng)位置上鉚接好止釘5。（4）去掉原表上的兩動(dòng)觸點(diǎn)及轉(zhuǎn)臂，重新制作一個(gè)可裝固永磁鐵8的銅質(zhì)轉(zhuǎn)臂9見(jiàn)圖3、圖4。（5）將游絲10一端固定，另一端與轉(zhuǎn)臂9相連，并調(diào)整好力矩。（6）將改裝好的設(shè)定指針6、12及轉(zhuǎn)臂9一起裝回原支架，再將支架部件重新安裝到電接點(diǎn)壓力表中。至此，設(shè)計(jì)的無(wú)觸點(diǎn)電接點(diǎn)壓力表的機(jī)械部分制作完成。

印刷電路板的尺寸選擇小于48×30mm為宜，將焊接好元器件的PCB板安裝至表內(nèi)空隙處即可完成整個(gè)實(shí)驗(yàn)裝置的制作。主要電器元件的選擇：Ic1、Ic2可選用UGS―3120T或UGS―3020T型號(hào)的霍爾磁敏集成開(kāi)關(guān)；Ic3選擇CD4011兩輸入端四與非門(mén)；IC4使用型號(hào)為MOC3041的光耦。關(guān)于SCR雙向可控硅的選擇：當(dāng)控制對(duì)象電源電壓為220V時(shí)，選擇額定正向平均電流和耐壓值為6A/600V的雙向可控硅。當(dāng)控制對(duì)象電源電壓為380V時(shí)，選取參數(shù)為6A/1200V―1500V的雙向可控硅。其它元器件根據(jù)具體情況計(jì)算后進(jìn)行選擇。

6.結(jié)束語(yǔ)

本設(shè)計(jì)測(cè)量和控制構(gòu)件之間沒(méi)有機(jī)械接觸，所以無(wú)機(jī)械磨損且解決了一般電接點(diǎn)壓力表在機(jī)械觸點(diǎn)處產(chǎn)生電火花的問(wèn)題。此外普通電接點(diǎn)壓力表在開(kāi)關(guān)動(dòng)作時(shí)，均不同程度地存在微小的機(jī)械來(lái)回位移和回彈，使被控對(duì)象產(chǎn)生頻繁的重復(fù)動(dòng)作，特別是在有振動(dòng)的場(chǎng)合更是如此。無(wú)觸點(diǎn)電接點(diǎn)壓力表由于開(kāi)關(guān)一旦動(dòng)作不會(huì)因微小的機(jī)械位移、回彈而發(fā)生頻繁的重復(fù)動(dòng)作，這一優(yōu)點(diǎn)是普通電接點(diǎn)壓力表無(wú)法比擬的。由于無(wú)觸點(diǎn)電接點(diǎn)壓力表具有上述優(yōu)勢(shì)，故其在工業(yè)生產(chǎn)中具有較高的實(shí)用價(jià)值。

參考文獻(xiàn)

[1]蘇保華.電接點(diǎn)壓力表的檢修技術(shù)[J].傳感及檢測(cè)儀表，2010.

[2]傅錦華，張光成.電接點(diǎn)觸點(diǎn)電子保護(hù)裝置的設(shè)計(jì)[J].科技創(chuàng)新導(dǎo)報(bào)，2009.

[3]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，2006.

[4]聞福三，趙京明，王玲玲.霍爾效應(yīng)和霍爾傳感器的教學(xué)方法研究[J].電氣電子教學(xué)學(xué)報(bào)，2012，4：118-119.

[5]趙負(fù)圖.新型傳感器集成電路應(yīng)用手冊(cè)（上）[M].北京：人民郵電出版社，2009.