集成電路的設計流程精選(九篇)
前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路的設計流程主題范文，僅供參考，歡迎閱讀并收藏。
第1篇：集成電路的設計流程范文
在非微電子專業(yè)如計算機、通信、信號處理、自動化、機械等專業(yè)開設集成電路設計技術相關課程，一方面，這些專業(yè)的學生有電子電路基礎知識，又有自己本專業(yè)的知識，可以從本專業(yè)的系統(tǒng)角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業(yè)也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業(yè)學生的應用特點，不宜也不可能開設微電子專業(yè)的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發(fā)展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發(fā)展，采用EDA工具進行電路輔助設計，已經(jīng)成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環(huán)節(jié)。技能培訓與前瞻理論皆有在課程的內(nèi)容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續(xù)研究和學習?；A理論和技術流程隔離由于是針對非微電子專業(yè)開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現(xiàn)技術上，這樣非微電子專業(yè)的學生能夠很容易入門，提高其學習興趣和熱情。
2非微電子專業(yè)集成電路設計課程實踐
根據(jù)以上原則，信息工程大學根據(jù)具體實際，在計算機、通信、信號處理、密碼等相關專業(yè)開設集成電路芯片設計技術課程，根據(jù)近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優(yōu)化的理論授課內(nèi)容
1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發(fā)展和趨勢等內(nèi)容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發(fā)展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發(fā)展趨勢和新技術，包括軟硬件協(xié)同設計技術、IC低功耗設計技術、IC可重用設計技術等。
2）IC產(chǎn)業(yè)鏈及設計流程：介紹集成電路產(chǎn)業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設計流程等內(nèi)容。使學員了解集成電路產(chǎn)業(yè)的變革和分工，了解設計、制造、封裝、測試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優(yōu)化、時鐘樹綜合、掃描鏈插入等內(nèi)容。
3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內(nèi)容。使學員能夠初步掌握使用硬件描述語言進行數(shù)字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規(guī)則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調(diào)試能力。
4）系統(tǒng)集成設計基礎：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡（NoC）的基本概念和集成設計方法。使學員初步了解大規(guī)模系統(tǒng)級芯片架構設計的基礎方法及主要片內(nèi)嵌入式處理器核。豐富的實踐操作內(nèi)容
1）Verilog代碼設計實踐：學習通過課下編碼、上機調(diào)試等方式，初步掌握使用Verilog硬件描述語言進行基本數(shù)字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。
2）IC前端設計基礎實踐：依托Synopsys公司數(shù)字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優(yōu)化、可測性設計等內(nèi)容。
3）IC后端設計基礎實踐：依托Synopsys公司數(shù)字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時鐘樹綜合、布線操作、物理驗證與最終優(yōu)化等內(nèi)容。靈活的考核評價機制
1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。
2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數(shù)字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。
3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發(fā)展歷程和趨勢等，撰寫相應的專題報告。
3結(jié)語
第2篇：集成電路的設計流程范文
在當前集成電路封裝制造中，考慮到集成電路封裝的制造特點以及生產(chǎn)現(xiàn)狀，要想提高集成電路封裝制造的生產(chǎn)效率，就要立足現(xiàn)有生產(chǎn)條件，對生產(chǎn)流程和生產(chǎn)程序進行優(yōu)化，并把握生產(chǎn)原則，制定具體的生產(chǎn)方案，保證集成電路封裝制造能夠在生產(chǎn)效率上獲得全面提高?；谶@一認識，我們應對集成電路封裝制造引起足夠的重視，認真分析其生產(chǎn)流程特點，從產(chǎn)品特性分析和產(chǎn)品制造流程優(yōu)化入手，為集成電路封裝制造提供有力的支持，保證集成電路封裝制造的生產(chǎn)效率滿足實際需要。
【關鍵詞】集成電路 封裝制造 生產(chǎn)效率
1 前言
結(jié)合當前集成電路封裝制造實際，集成電路封裝的生產(chǎn)效率，是決定集成電路封裝制造效果的重要因素，只有全面提高生產(chǎn)效率，才能滿足集成電路封裝制造需要，為集成電路封裝制造提供有力支持。為此，集成電路封裝制造要想提高生產(chǎn)效率，就要對現(xiàn)有生產(chǎn)流程進行完善，并制定操作性較強的生產(chǎn)計劃，同時還要對設備人員配比進行優(yōu)化，真正從生產(chǎn)流程和制造現(xiàn)場入手，制定完善的生產(chǎn)計劃，保證集成電路封裝制造生產(chǎn)效率能夠得到全面提高，滿足集成電路封裝制造需要。
2 集成電路封裝制造，應對現(xiàn)有生產(chǎn)流程進行完善
通過對集成電路封裝制造過程進行了解后可知，生產(chǎn)流程是決定生產(chǎn)效率的重要因素，只有建立完善的生產(chǎn)流程，才能保證集成電路封裝制造取得積極效果。為此，集成電路封裝制造生產(chǎn)效率的提高，應從對現(xiàn)有生產(chǎn)流程進行完善入手，具體應做好以下幾個方面工作：
2.1 對現(xiàn)有生產(chǎn)流程進行深入了解，總結(jié)生產(chǎn)流程不足
在對生產(chǎn)流程進行完善之前，需要對現(xiàn)有的生產(chǎn)流程進行全面了解，并對生產(chǎn)流程的特點和要素進行全面了解，做到總結(jié)現(xiàn)有生產(chǎn)流程的不足，為生產(chǎn)流程的優(yōu)化提供有力支持，保證生產(chǎn)流程的完善能夠滿足生產(chǎn)需要并取得實效。
2.2 根據(jù)產(chǎn)品特點，對現(xiàn)有生產(chǎn)流程進行完善
基于提高產(chǎn)品生產(chǎn)效率的現(xiàn)實需要，在集成電路封裝制造過程中，應根據(jù)產(chǎn)品特點對現(xiàn)有生產(chǎn)流程進行完善，將側(cè)重點放在生產(chǎn)流程的合理性和生產(chǎn)效率上。結(jié)合當前集成電路封裝產(chǎn)品制造實際，對現(xiàn)有生產(chǎn)流程進行完善是提高生產(chǎn)效率的有效手段。
2.3 結(jié)合生產(chǎn)實際，對生產(chǎn)流程進行適當調(diào)整
深入了解了生產(chǎn)流程的特點之后，應根據(jù)集成電路封裝產(chǎn)品的特點對生產(chǎn)流程進行適當調(diào)整，調(diào)整應重點對工序、人員和交接過程進行改進，使集成電路封裝產(chǎn)品能夠在整體生產(chǎn)效率上得到全面提高。因此，對生產(chǎn)流程進行適當調(diào)整是十分必要的。
3 集成電路封裝制造，應制定操作性較強的生產(chǎn)計劃
結(jié)合集成電路封裝制造實際，在集成電路封裝制造過程中，科學的生產(chǎn)計劃是保障產(chǎn)品生產(chǎn)效率的重要指導文件，只有強化生產(chǎn)計劃的編制質(zhì)量，并提高生產(chǎn)計劃的可操作性，才能保證集成電路封裝制造取得積極效果。為此，集成電路封裝制造應保證生產(chǎn)計劃的可操作性，具體應從以下幾個方面入手：
（1）生產(chǎn)計劃在編制之前，需要對生產(chǎn)流程進行全面深入的了解。鑒于生產(chǎn)計劃的重要性，在生產(chǎn)計劃編制之前，只有對生產(chǎn)流程進行深入的了解，才能提高生產(chǎn)計劃的針對性，保證生產(chǎn)計劃的指導性得到全面發(fā)揮。因此，生產(chǎn)計劃的編制需要以生產(chǎn)實際為前提。
（2）生產(chǎn)計劃在編制中，應充分考慮設備及人員生產(chǎn)能力?？紤]到生產(chǎn)計劃的指導性，在生產(chǎn)計劃編制過程中，只有對設備和人員的生產(chǎn)能力有足夠的了解，才能保證生產(chǎn)計劃的指導性有效發(fā)揮。因此，生產(chǎn)計劃的編制，應以設備和人員的生產(chǎn)實際為主，切忌盲目編制生產(chǎn)計劃。
（3）生產(chǎn)計劃在編制中，應做到生產(chǎn)資源合理調(diào)配和優(yōu)化。在生產(chǎn)計劃的編制中，生產(chǎn)資源的調(diào)配和優(yōu)化是保證生產(chǎn)計劃有效性的關鍵因素?；谶@一認識，生產(chǎn)計劃的編制，應立足企業(yè)實際，對生產(chǎn)資源和生產(chǎn)流程進行全面了解，實現(xiàn)生產(chǎn)資源的合理調(diào)配和優(yōu)化，滿足生產(chǎn)需要。
4 集成電路封裝制造，應正確利用分析方法
直接觀察法是一種簡便有效的分析工具，它可以幫助我們更好的理解現(xiàn)狀，發(fā)現(xiàn)問題，尋找提高的機會，同時它提供了一種流程分析的方法.一種非常有效的持續(xù)改進方法。通過觀察設備及操作工的活動，迅速發(fā)現(xiàn)生產(chǎn)中存在的問題，利用分析工具弄清楚哪些活動是有價值的，哪些活動是沒有價值但必須的，哪些活動是沒有價值也沒有必要做的，去掉那些沒有價值的活動，多做增值的活動，就找到提高的辦法了。通常在分析過程中我們會用到一些工具去記錄和分析我們所觀察到的內(nèi)容。自上而下的流程圖，生產(chǎn)流程圖，材料流程圖，人員流程圖。
通常集成電路封裝制造會存在以下問題：
（1）每批料在上料前和卸料后都要進行點數(shù)，此時設備會處于等待狀態(tài)大概十五分鐘，大大降低了設備的利用率。
（2）在上料后。設備需要3分鐘下載程序，此時操作工處于閑置狀態(tài)。 所有的料都卸載后，操作工需耍對所有的料進行點數(shù)，在點數(shù)的這段時間設備處于閑置狀態(tài)。
（3）在所有的 片測試完畢后，操作工需要把裝料的小推車送到下一站點，再進行下一批料的上料，在送料的這段時間設備處于閑置狀態(tài)。
基于以上問題.我們對操作流程做了調(diào)整，以便盡可能的減少設備的等待時間，提高設備的利用率。
5 結(jié)論
通過本文的分析可知，集成電路封裝的生產(chǎn)效率，是決定集成電路封裝制造效果的重要因素，只有全面提高生產(chǎn)效率，才能滿足集成電路封裝制造需要，為集成電路封裝制造提供有力支持。為此，集成電路封裝制造要想提高生產(chǎn)效率，就要對現(xiàn)有生產(chǎn)流程進行完善，并制定操作性較強的生產(chǎn)計劃，同時還要對設備人員配比進行優(yōu)化，真正從生產(chǎn)流程和制造現(xiàn)場入手，制定完善的生產(chǎn)計劃，保證集成電路封裝制造生產(chǎn)效率能夠得到全面提高。
參考文獻
[1]王戟.SECS/GEM在半導體生產(chǎn)計算機集成制造系統(tǒng)中的應用研究[D].浙江工業(yè)大學，2013.
[2]朱虹，錢省三.基于TOC理論的OEE的應用[J].半導體技術，2014.
[3]楊明朗，段天宏，楊曉丹.包裝企業(yè)作業(yè)環(huán)境人機工程模糊綜合評價研究及實現(xiàn)[J].包裝工程，2014.
[4]顧文艷.機械系統(tǒng)人機界面虛擬設計方法的研究[D].中國農(nóng)業(yè)大學，2014.
[5]孔造杰.工業(yè)維護管理系統(tǒng)ROM理論與方法研究[D].天津大學，2014.
[6]邵志芳，錢省三.半導體晶圓制造車間層控制的內(nèi)容及方法[J].半導體技術，2013.
第3篇：集成電路的設計流程范文
2001年我國新增“集成電路設計與集成系統(tǒng)”本科專業(yè)，2003年至2009年，我國在清華大學、北京大學、復旦大學等高校分三批設立了20個大學集成電路人才培養(yǎng)基地，加上原有的“微電子科學與工程”專業(yè)，目前，國內(nèi)已有近百所高校開設了微電子相關專業(yè)和實訓基地，由此可見，國家對集成電路行業(yè)人才培養(yǎng)的高度重視。在新形勢下，集成電路相關專業(yè)的“重理論輕實踐”、“重教授輕自學輕互動”的傳統(tǒng)人才培養(yǎng)模式已不再適用。因此，探索新的人才培養(yǎng)方式，改革集成電路設計類課程體系顯得尤為重要。傳統(tǒng)人才培養(yǎng)模式的“重理論、輕實踐”方面，可從課程教學學時安排上略見一斑。例如：某高校“模擬集成電路設計”課程，總學時為80，其中理論為64學時，實驗為16學時，理論與實驗學時比高達4∶1。由于受學時限制，實驗內(nèi)容很難全面覆蓋模擬集成電路的典型結(jié)構，且實驗所涉及的電路結(jié)構、器件尺寸和參數(shù)只能由授課教師直接給出，學生在有限的實驗學時內(nèi)僅完成電路的仿真驗證工作。由于缺失了根據(jù)所學理論動手設計電路結(jié)構，計算器件尺寸，以及通過仿真迭代優(yōu)化設計等環(huán)節(jié)，使得眾多應屆畢業(yè)生走出校園后普遍不具備直接參與集成電路設計的能力?！爸亟淌?、輕自學、輕互動”的傳統(tǒng)教學方式也備受詬病。課堂上，授課教師過多地關注知識的傳授，忽略了發(fā)揮學生主動學習的主觀能動性，導致教師教得很累，學生學得無趣。
2集成電路設計類課程體系改革探索和教學模式的改進
2014年“數(shù)字集成電路設計”課程被列入我校卓越課程的建設項目，以此為契機，卓越課程建設小組對集成電路設計類課程進行了探索性的“多維一體”的教學改革，運用多元化的教學組織形式，通過合作學習、小組討論、項目學習、課外實訓等方式，營造開放、協(xié)作、自主的學習氛圍和批判性的學習環(huán)境。
2．1新型集成電路設計課程體系探索
由于統(tǒng)一的人才培養(yǎng)方案，造成了學生“學而不精”局面，培養(yǎng)出來的學生很難快速適應企業(yè)的需求，往往企業(yè)還需追加6～12個月的實訓，學生才能逐漸掌握專業(yè)技能，適應工作崗位。因此，本卓越課程建設小組試圖根據(jù)差異化的人才培養(yǎng)目標，探索新型集成電路設計類課程體系，重新規(guī)劃課程體系，突出課程的差異化設置。集成電路設計類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標，開設不同的專業(yè)課程。比如，一些班級側(cè)重培養(yǎng)集成電路前端設計的高端人才，其開設的集成電路設計類課程包括數(shù)字集成電路設計、集成電路系統(tǒng)與芯片設計、模擬集成電路設計、射頻電路基礎、硬件描述語言與FPGA設計、集成電路EDA技術、集成電路工藝原理等；另外的幾個班級，則側(cè)重于集成電路后端設計的高端人才培養(yǎng)，其開設的集成電路設計類課程包括數(shù)字集成電路設計、CMOS模擬集成電路設計、版圖設計技術、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測試等。在多元化的培養(yǎng)模式中，加入實訓環(huán)節(jié)，為期一年，設置在第七、八學期。學生可自由選擇，或留在學校參與教師團隊的項目進行實訓，或進入企業(yè)實習，以此來提高學生的專業(yè)技能與綜合素質(zhì)。
2．2理論課課堂教學方式的改進
傳統(tǒng)的課堂理論教學方式主要“以教為主”，缺少了“以學為主”的互動環(huán)節(jié)和自主學習環(huán)節(jié)。通過增加以學生為主導的學習環(huán)節(jié)，提高學生學習的興趣和學習效果。改進措施如下：
（1）適當降低精講學時。精講學時從以往的占課程總學時的75％～80％，降低為30％～40％，課程的重點和難點由主講教師精講，精講環(huán)節(jié)重在使學生掌握扎實的理論基礎。
（2）增加課堂互動和自學學時。其學時由原來的占理論學時不到5％增至40％～50％。
（3）采用多樣化課堂教學手段，包括團隊合作學習、課堂小組討論和自主學習等，激發(fā)學生自主學習的興趣。比如，教師結(jié)合當前本專業(yè)國內(nèi)外發(fā)展趨勢、研究熱點和實踐應用等，將課程內(nèi)容凝練成幾個專題供學生進行小組討論，每小組人數(shù)控制在3～4人，課堂討論時間安排不低于課程總學時的30％［3］。專題內(nèi)容由學生通過自主學習的方式完成，小組成員在查閱大量的文獻資料后，撰寫報告，在課堂上與師生進行交流。課堂理論教學方式的改進，充分調(diào)動了學生的學習熱情和積極性，使學生從被動接受變?yōu)橹鲃訉W習，既活躍了課堂氣氛，也營造了自主、平等、開放的學習氛圍。
2．3課程實驗環(huán)節(jié)的改進
為使學生盡快掌握集成電路設計經(jīng)驗，提高動手實踐能力，探索一種內(nèi)容合適、難度適中的集成電路設計實驗教學方法勢在必行。本課程建設小組將從以下幾個方面對課程實驗環(huán)節(jié)進行改進：
（1）適當提高教學實驗課時占課程總學時的比例，使理論和實驗學時的比例不高于2∶1。
（2）增加課外實驗任務。除實驗學時內(nèi)必須完成的實驗外，教師可增設多個備選實驗供學生選擇。學生可在開放實驗室完成相關實驗內(nèi)容，為學生提供更多的自主思考和探索空間。
（3）提升集成電路設計實驗室的軟、硬件環(huán)境。本專業(yè)通過申請實驗室改造經(jīng)費，已完成多個相關實驗室的軟、硬件升級換代。目前，實驗室配套完善的EDA輔助電路設計軟件，該系列軟件均為業(yè)界認可且使用率較高的軟件。
（4）統(tǒng)籌安排集成電路設計類課程群的教學實驗環(huán)節(jié)，力爭使課程群的實驗內(nèi)容覆蓋設計全流程。由于集成電路設計類課程多、覆蓋面大，且由不同教師進行授課，因此課程實驗分散，難以統(tǒng)一。本課程建設小組為了提高學生的動手能力和就業(yè)競爭力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實驗，使學生對集成電路設計的全流程都有所了解。
3工程案例教學法的應用
為提升學生的工程實踐經(jīng)驗，我們將工程案例教學法貫穿于整個課程群的理論、實驗和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級放大器的設計為例，對該教學方法在課程中的應用進行詳細介紹。
3．1精講環(huán)節(jié)
運算放大器是模擬系統(tǒng)和混合信號系統(tǒng)中一個完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或濾波，都離不開不同復雜程度的運算放大器。因此，掌握運算放大器知識是學生畢業(yè)后從事模擬集成電路設計的基礎。雖然多級運算放大器的電路規(guī)模不是很大，但是在設計過程中，需根據(jù)性能指標，謹慎挑選運放結(jié)構，合理設計器件尺寸。運算放大器的性能指標指導著設計的各個環(huán)節(jié)和幾個比較重要的設計參數(shù)，如開環(huán)增益、小信號帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運算放大器的設計指標多，設計過程相對復雜，因此其工作原理、電路結(jié)構和器件尺寸的計算方法等，這部分內(nèi)容需要由主講教師精講，其教學內(nèi)容可以放在“模擬集成電路設計”課程的理論學時里。
3．2作業(yè)環(huán)節(jié)
課后作業(yè)不僅僅是課堂教學的鞏固，還應是課程實驗的準備環(huán)節(jié)。為了彌補缺失的學生自主設計環(huán)節(jié)，我們將電路結(jié)構的設計和器件尺寸、相關參數(shù)的手工計算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實驗學時，又提高了學生的分析問題和解決問題的能力。比如兩級運算放大器的設計和仿真實驗，運放的設計指標為：直流增益＞80dB；單位增益帶寬＞50MHz；負載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機實驗之前，主講教師先將該運放的設計指標布置在作業(yè)中，學生根據(jù)教師指定的設計參數(shù)完成兩級運放結(jié)構選型及器件尺寸、參數(shù)的手工計算工作，仿真驗證和電路優(yōu)化工作在實驗學時或課外實訓環(huán)節(jié)中完成。
3．3實驗環(huán)節(jié)
在課程實驗中，學生使用EDA軟件平臺將作業(yè)中設計好的電路輸入并搭建相關仿真環(huán)境，進行仿真驗證工作。學生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構和器件尺寸，直至所設計的運算放大器滿足所有預設指標。其教學內(nèi)容可放在“模擬集成電路設計”或“集成電路EDA技術”課程里［4］。
3．4版圖設計環(huán)節(jié)
版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設計不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設計，可將立體的電路系統(tǒng)變?yōu)橐粋€二維的平面圖形，再經(jīng)過工藝加工還原為基于硅材料的立體結(jié)構。兩級運算放大器屬于模擬集成電路，其版圖設計不僅要滿足工藝廠商提供的設計規(guī)則，還應考慮到模擬集成電路版圖設計的準則，如匹配性、抗干擾性以及冗余設計等。其教學內(nèi)容可放在課程群中“版圖設計技術”的實驗環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實驗的迭代仿真和版圖設計環(huán)節(jié)，使學生掌握模擬集成電路的前端設計到后端設計流程，以及相關EDA軟件的使用，具備了直接參與模擬集成電路設計的能力。
4結(jié)語
第4篇：集成電路的設計流程范文
【關鍵詞】集成電路;測試管理系統(tǒng);開發(fā);利用
伴隨著科學技術的不斷發(fā)展，半導體集成電路也出現(xiàn)了日新月異的變化，結(jié)構復雜、大規(guī)模、速度快、功能多的電路逐漸得到有效開發(fā)，半導體制造工藝技術逐漸完善，其中尤為特別的是數(shù)字電路變化?；诖朔N形勢下，對集成電路測試提出了更高的要求。在以往測試軟件編制中，程序主要以測試流程為導向，堅持自上至下原則進行排列，將程控指令、測試參數(shù)、測試結(jié)果等都納入文本測試軟件中，這種編程面向過程，語法規(guī)則特定。但工程師必須要具有一定的編程技能，由于編程過程復雜，自動化測試不具高效性、快速性和同步性。目前，伴隨著半導體技術的不斷進步，圖形化編程語言編程為工程師提供一個有效的可編程平臺。筆者主要綜合自身多年來在半導體企業(yè)從事集成電路測試工作實踐和管理經(jīng)驗，深入探究集成電路測試系統(tǒng)管理及其開發(fā)應用，旨在實現(xiàn)集成電路測試精細化管理的要求和行業(yè)可持續(xù)發(fā)展。
1.集成電路測試設備及配件概述
1.1 集成電路測試設備功能分析
針對集成電路測試設備及功能而言，主要體現(xiàn)在四個方面：
（1）測試機。測試機主要參考因素包括硬件架構端子數(shù)、操作系統(tǒng)環(huán)境、時鐘速度、程序開發(fā)工具、應用程序等，早期測試機多以C、Pascal等程序語言為開發(fā)工具，目前VB應用廣泛，各種輔助應用程序為測試工程師提供了發(fā)展時機;
（2）晶圓針測機。目前，四寸至十二寸晶圓均經(jīng)針測機在晶舟與測試機間進行存取，此種設備對機械自動化、結(jié)構精密度、運轉(zhuǎn)穩(wěn)定度要求較高;
（3）器件分類機。分類機主要執(zhí)行測試機與集成電路成品間的電性接觸，按照測試程序中定義結(jié)果進行分類;
（4）預燒爐。早期預燒爐主要提供預燒條件中所需電流、偏壓、波形電路機制，目前主要以封裝類型為依據(jù)來進行設計，對被測器件具有承載作用。
1.2 集成電路測試機原理
測試機多由高性能量測儀器構成，而測試系統(tǒng)屬于測試儀器與計算機控制的綜合體。計算機控制主要是經(jīng)由測試程序執(zhí)行指令集對測試硬件進行控制，最終由測試系統(tǒng)提供測試結(jié)果。為保證測試結(jié)果的一致性，必須要對測試系統(tǒng)進行定期校正處理，一般應用校正芯片對測量儀器精準性進行驗證。目前，多數(shù)測試系統(tǒng)可測試具有特定類別特征的集成電路，通用器件種類包括數(shù)字、內(nèi)存、混合信號、模擬。一般而言，測試系統(tǒng)包括來源內(nèi)存、捕捉內(nèi)存、測試樣本或掃描向量內(nèi)存、端子電路，而測試方法主要采用施加與測量模式，通過設置測量范圍、測量極限、設備性能參數(shù)而完成測試作業(yè)。
2.集成電路測試數(shù)據(jù)分析
為了開發(fā)集成電路測試管理系統(tǒng)，必須要詳細分析現(xiàn)有的產(chǎn)品管理過程與測試流程，從而優(yōu)化系統(tǒng)功能與框架設計。首先，要對現(xiàn)有產(chǎn)品測試數(shù)據(jù)進行統(tǒng)計分析。一般而言，集成電路測試生產(chǎn)線上具有4個左右的測試平臺，每個測試平臺對不同產(chǎn)品、測試參數(shù)所提供的測試數(shù)據(jù)、時間不盡相同。通常狀況下，測試結(jié)果屬于生產(chǎn)過程總體情況的直接反映指標，優(yōu)化測試參數(shù)，能獲取產(chǎn)品良率信息。在現(xiàn)階段，由于測試參數(shù)較多，且各個參數(shù)間能產(chǎn)生不同程度的交互效應，最終影響統(tǒng)計性質(zhì)。目前，就測試統(tǒng)計工具分析方法而言，主要包括兩種：一是比較分析，二是相關性分析。譬如在不同條件下，可對每片晶片測試參數(shù)進行比較分析，觀察測試參數(shù)之間的差異性。同時，可將測試參數(shù)與WS數(shù)據(jù)、測試數(shù)據(jù)、iEMS數(shù)據(jù)進行相關性分析，尋找相關性誘因。以上兩種分析方法均在明確現(xiàn)有歷史數(shù)據(jù)對產(chǎn)品設備、生產(chǎn)狀況的影響下進行。應用現(xiàn)有數(shù)據(jù)預測產(chǎn)品特征，考慮到測試問題具有復雜性，工程師往往無法對測試結(jié)果的準確性進行優(yōu)化判斷。
在實際分析過程中，可綜合多種統(tǒng)計手段來進行分類效果預測。具體而言，必須要注意四個問題：
（1）明確好壞組?；谡莆諝v史測試數(shù)據(jù)的基礎上確定好壞組分組規(guī)則;
（2）對測試參數(shù)進行刪選。擇取與另一平臺測試數(shù)據(jù)具有相關性的測試參數(shù)，并進行集合，在此基礎上擇取好壞組間差異顯著的測試參數(shù);
（3）對主成分進行綜合分析。針對具有差異性的測試參數(shù)而言，必須要作正交化處理，將測試參數(shù)間的交互作用及時消除;
（4）判別分析。對待預測晶圓至好壞兩組距離進行計算，應用具有統(tǒng)計學意義的Mahalanobis距離將常用遠近距離進行替代，并將其歸納到距離近的那組，實現(xiàn)分類目標。此流程可優(yōu)化最終結(jié)果，同時在研究過程中還可運用判別分析、分析流程等篩選方法。
3.集成電路測試管理系統(tǒng)設計
3.1 集成電路測試系統(tǒng)數(shù)據(jù)庫概念與邏輯設計
針對集成電路測試系統(tǒng)數(shù)據(jù)庫概念設計而言，主要包括四類方法：一是自頂向下，二是自底向上，三是逐步擴張，四是混合策略。就測試管理開發(fā)而言，主要應用自底向上方法，即首先勾畫局部概念結(jié)構，并將各個局部進行集合，最終獲取全局概念結(jié)構。于構建概念模型前，必須要深入分析需求分析中形成的數(shù)據(jù)，把握數(shù)據(jù)實體屬性，構建實體間關系。在數(shù)據(jù)庫開發(fā)時期，開發(fā)環(huán)境擇取Web應用框架（Django），按照系統(tǒng)情況，于數(shù)據(jù)流圖中擇取適當數(shù)據(jù)流圖，每部分均與一個局部應用相對應，聯(lián)系各個局部數(shù)據(jù)流程圖，檢查概念模型圖設計的精準性。
概念結(jié)構屬于數(shù)據(jù)模型的基礎，為了達到測試管理系統(tǒng)要求，要將概念結(jié)構轉(zhuǎn)化為數(shù)據(jù)模型。在數(shù)據(jù)庫管理系統(tǒng)中，通常只支持網(wǎng)狀、關系、層次三種模型中的某一具體數(shù)據(jù)模型，導致各個數(shù)據(jù)庫管理系統(tǒng)硬件具有局限性。因此，在邏輯結(jié)構設計中，首先要對概念結(jié)構進行轉(zhuǎn)化，促使其常用網(wǎng)狀、層次模型，并基于特定數(shù)據(jù)庫系統(tǒng)輔助下，促使轉(zhuǎn)化為數(shù)據(jù)模型。同時，數(shù)據(jù)庫擇取MySQL，降低總體擁有成本。
3.2 集成電路測試系統(tǒng)數(shù)據(jù)庫物理設計
就集成電路測試系統(tǒng)數(shù)據(jù)庫物理設計而言，首先要明確數(shù)據(jù)庫物理結(jié)構，再對其進行綜合評價，其內(nèi)容主要包括三個方面：
（1）數(shù)據(jù)儲存結(jié)構。在對數(shù)據(jù)存儲結(jié)構進行評價時，要將維護代價、存取時間、空間利用率作為考慮因素。一般而言，將冗余數(shù)據(jù)消除，能有效節(jié)約存儲空間，但易增大查詢代價，故要權衡利益，擇取折中方案。MySQL屬于關系型數(shù)據(jù)庫，聚簇功能強大，為了保證查詢速度，可將屬性上存在相同值的元組進行集中，存入物理塊中;
（2）數(shù)據(jù)存儲位置。在開展數(shù)據(jù)庫物理設計時，可將MySQL數(shù)據(jù)庫中的用戶表空間與系統(tǒng)文件相對應的數(shù)據(jù)存入磁盤驅(qū)動器中，以達索引與數(shù)據(jù)庫軟件、表分類存放目的。針對MySQL數(shù)據(jù)庫而言，可將不同用戶建立的表進行分類存放，可最大限度地優(yōu)化數(shù)據(jù)庫;
（3）數(shù)據(jù)存取路徑。在關系數(shù)據(jù)庫中，要明確存取路徑，尋找索引構建方法。索引作為一種數(shù)據(jù)庫結(jié)構，主要包括三種形式：一是簇索引，二是表索引，三是位映射索引。在MySQL數(shù)據(jù)庫中，利用索引可提高聚集中數(shù)據(jù)與表檢索速度。科學應用索引，能降低磁盤I/O操作次數(shù)。
4.集成電路測試管理系統(tǒng)的實現(xiàn)與開發(fā)利用
4.1 集成電路測試數(shù)據(jù)輸入
在測試生產(chǎn)線上，由于每天都會出現(xiàn)大量的晶圓測試作業(yè)，故針對產(chǎn)品測試管理系統(tǒng)來講，必須要將晶圓信息輸入到相應數(shù)據(jù)庫中，便于后續(xù)功能操作的實現(xiàn)。在現(xiàn)有測試生產(chǎn)線上，一部分產(chǎn)品信息可實現(xiàn)自動輸入，譬如每片晶圓均存在自身產(chǎn)品批次與編號，于晶圓制造中可將此類信息標記在晶圓表面上，經(jīng)由晶圓針測機自動識別裝置進行讀取。待讀取完畢后輸入到相關的測試結(jié)果中。而就其它無法自動輸入信息而言，譬如測試接口、針測卡、測試設備等信息，必須要進行手動輸入。
基于把控生產(chǎn)線實際狀況的基礎上，每名錄入員均需進行班組個人生產(chǎn)日報的錄入，工作量相對較大，同時考慮到系統(tǒng)實際需要，于每2小時需要進行一次數(shù)據(jù)錄入，故必須要重視錄入速度。當數(shù)據(jù)被錄入子菜單時，其每頁面設計必須要采用Django的第三方控件，利用其強大功能以達無鼠標操作目標。從本質(zhì)上來講，輸入員將該子頁面打開后，僅有鍵盤可進行輸入操作，方便較為快捷，與用戶實際需求吻合。
4.2 集成電路測試結(jié)構文件上傳
針對集成電路測試管理系統(tǒng)而言，必須要將測試設備工作站所定義的測試結(jié)果文件輸入數(shù)據(jù)庫，最終才能構成數(shù)據(jù)分析報表。待晶圓測試完畢后，測試設備將構成晶圓測試結(jié)果的文件轉(zhuǎn)變成一個傳送信號，上傳到數(shù)據(jù)庫服務器，而服務器會依據(jù)文件發(fā)送信頭，最終接納測試結(jié)果文件。
針對測試管理系統(tǒng)為而言，為了確保其傳送速度，本文研究中實現(xiàn)了三個方面的優(yōu)化處理：
（1）針對測試結(jié)果文件傳送而言，主要應用實時傳送原則，即傳送時機擇取為測試結(jié)果文件組成后，對以往分批次傳送方式進行了優(yōu)化補充。從整體上來講，有助于預防文件過大而促使傳送速度滯后，對服務器正常運行具有一定的輔助作用;
（2）文件上傳后并未直接植入數(shù)據(jù)庫中，而是暫時存入原始數(shù)據(jù)暫存器中，有助于防止某些無效格式測試結(jié)果文件被上傳。譬如在測試中存在了人為中斷現(xiàn)象，而誘導某些測試數(shù)據(jù)最終轉(zhuǎn)變?yōu)槿哂鄶?shù)據(jù)。經(jīng)由原始數(shù)據(jù)暫存器剔除此類無效格式文件，能最大限度地確保數(shù)據(jù)庫文件的精準性。此外，經(jīng)由原始數(shù)據(jù)暫存器對測試結(jié)果文件權限進行整合配置。譬如在存儲過程中可允許訪問統(tǒng)計結(jié)果，不允許訪問某些重要數(shù)據(jù)。從某種角度上來講，極大地提高了數(shù)據(jù)庫的安全性;
（3）針對測試管理系統(tǒng)開發(fā)而言，主要采用存儲過程進行統(tǒng)計，包括生產(chǎn)盤存月報、生產(chǎn)日報、周報、月報、季報、年報、設備異常報警率、生產(chǎn)良率表等?；趹贸绦蚪缑嫔希珠_統(tǒng)計功能與查詢功能，應用統(tǒng)計功能對存儲過程進行調(diào)用，基于服務器端作用下對信息開展各類匯總作業(yè)，并錄入歷史存表中。而利用查詢功能自歷史表中對已計算數(shù)據(jù)進行調(diào)用，完善了系統(tǒng)性能，增強了查詢效率。
4.3 集成電路測試在線預警、測試數(shù)據(jù)查詢與分析
就集成電路測試在線預警功能模塊而言，主要因測試生產(chǎn)線工程師少，在測試過程中，無法及時發(fā)現(xiàn)出現(xiàn)的誤測或不良測試，為測試工程師及早發(fā)現(xiàn)問題提供了有力的幫助。而針對集成電路測試數(shù)據(jù)查詢而言，該模塊主要考慮到用戶對生產(chǎn)線實時數(shù)據(jù)具有查詢需求，涵蓋產(chǎn)品負責人、芯片產(chǎn)品、測試日期、測試站點等信息。同時，數(shù)據(jù)查詢模塊還可查詢各類良率分析報表，其中查詢功能與統(tǒng)計功能單獨使用，有助于用戶自主選擇，其查詢內(nèi)容涵蓋測試平臺比較報表、良率分析年報、季報、月報、日報等。
5.結(jié)束語
綜上所述，本文主要以集成、高效、全方位、先進企業(yè)管理要求為出發(fā)點，進行集成電路測試管理系統(tǒng)開發(fā)設計，旨在提升集成電路企業(yè)管理水平，增強市場核心競爭力，對半導體測試行業(yè)中的企業(yè)生產(chǎn)管理系統(tǒng)具有至關重要的作用。在實際開發(fā)過程中，由于對現(xiàn)有測試生產(chǎn)線上出現(xiàn)的測試數(shù)據(jù)無法全面管理，故無法深入分析影響集成電路測試生產(chǎn)效率提高的因素，因此在前期做了大量設備與測試方法研究。在測試管理系統(tǒng)數(shù)據(jù)庫設計完成時，以前臺開發(fā)工具（Django）、后臺數(shù)據(jù)庫（MySQL）為導向，開發(fā)了與用戶操作需求的吻合的集成電路測試管理系統(tǒng)。在整體開發(fā)過程中，立足于數(shù)據(jù)庫并發(fā)控制、查詢優(yōu)化等技術難題角度，確保了高效查詢速度與數(shù)據(jù)操作的完整性，最終集成電路測試管理系統(tǒng)實現(xiàn)了五個功能，包括測試數(shù)據(jù)錄入、測試結(jié)果文件上傳、產(chǎn)品測試在線預警、數(shù)據(jù)查詢與分析和測試運行相關報表生成，與企業(yè)信息化、自動化、精益化管理需求相一致，具有較大的應用前景。
參考文獻
[1]楊榮.面向模擬IC測試的高精度數(shù)字化儀的設計與實現(xiàn)[D].電子科技大學，2013.
[2]朱龍飛.混合集成電路測試系統(tǒng)上位機軟件設計[D].電子科技大學，2013.
[3]汪天偉.混合集成電路測試硬件電路測試板的設計[D].電子科技大學，2013.
[4]楊建軍.基于嵌入式技術的集成電路測試系統(tǒng)軟件設計[D].電子科技大學，2013.
[5]劉軍.漏電保護專用集成電路測試系統(tǒng)的設計與實現(xiàn)[D].電子科技大學，2013.
[6]竇艷杰.數(shù)字集成電路測試矢量輸入方法研究和軟件實現(xiàn)[D].電子科技大學，2012.
[7]周厚平.集成電路測試系統(tǒng)微小微電子參量校準技術研究[D].中國艦船研究院，2012.
[8]尹超平.基于VIIS-EM平臺的虛擬數(shù)字集成電路測試儀的研制[D].吉林大學，2013.
[9]盛諧輝.國家科技重大專項年度總結(jié)在京召開 于燮康獲得了“個人突出貢獻獎”長電科技、通富微電獲得了“應用工程優(yōu)秀團隊獎”[J].半導體.光伏行業(yè)，2011（01）：56-57.
[10]蔡瑞青.基于Ultra-FLEX測試系統(tǒng)的集成電路測試開發(fā)[J].電子與封裝，2013（08）：20-21.
第5篇：集成電路的設計流程范文
關鍵詞：集成電路版圖；CD4002B；芯片解析
作者簡介：王?。?965-），男，遼寧沈陽人，沈陽化工大學信息工程學院，副教授；樊立萍（1966-），女，山東淄博人，沈陽化工大學信息工程學院，教授。（遼寧 沈陽 110142）
中圖分類號：G642.0?????文獻標識碼：A?????文章編號：1007-0079（2012）31-0050-02
“集成電路版圖設計”是一門講授集成電路版圖版圖工作原理、設計方法和計算機實現(xiàn)的課程，是電子科學與技術專業(yè)及相關電類專業(yè)課程體系中一門重要的專業(yè)課。[1]該課程一般以“模擬電子技術基礎”、“數(shù)字電子技術基礎”和“半導體器件”為先修課程，主要講授集成電路雙極工藝和CMOS工藝的基本流程、版圖基本單元的工作原理和結(jié)構特點，以及布局布線的設計方法。[2]其目的是指導學生掌握集成電路版圖分析與設計技術，提高學生實踐能力和綜合解決問題的能力。由于集成電路芯片外層有封裝，學生在學習該課程前對版圖無直觀認識，很多版圖設計教材是先講授工藝流程，然后講授單元版圖，最后論述布局布線等內(nèi)容，這樣教學有悖于從感性到理性的認知過程，有礙教學效果。[3]有的教材在版圖解析方面做了有益嘗試，但由于當時技術條件限制，采用繪制圖代替芯片解析照片，實踐性欠佳。為了在有限的學時中能夠盡快引導學生入門，在版圖解析與設計兩個方面的能力都有所提高，筆者將芯片CD4002B解析并應用到“集成電路版圖設計”課程教學實踐中，效果良好。
一、版圖逆向解析
集成電路的設計包括邏輯（或功能）設計、電路設計、版圖設計和工藝設計。通常有兩種設計途徑：正向設計、逆向設計。[2]
逆向設計的作用為仿制和獲得先進的集成電路設計。逆向設計的流程為：提取橫向尺寸，提取縱向尺寸和測試產(chǎn)品的電學參數(shù)。[2]
對于本科電子科學與技術專業(yè)教學，版圖的逆向設計主要是提取芯片的橫向尺寸。提取芯片橫向尺寸方法為：打開封裝，進行拍照、拼圖；由產(chǎn)品的復合版圖提取電路圖、器件尺寸和設計規(guī)則；進行電路模擬和畫版圖。
二、CD4002B版圖解析
CD4002B是兩個四輸入或非門芯片，封裝為雙列14針塑料封裝，根據(jù)芯片編號規(guī)則判斷為CMOS工藝制造。該電路具有器件類型全面、電路典型的特點，適用于教學實踐。
1.CD4002B芯片版圖拍照
首先將芯片放到濃硝酸中加熱，去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經(jīng)去離子水沖洗、吹干后用染色劑染色，雜質(zhì)濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對無鋁層（有源層）芯片拍照。
采用圖形編輯軟件分別對兩層照片進行拼接，獲得版圖照片。
2.芯片版圖分析
通過對CD4002B兩層（鋁層和有源層）照片進行分析研究表明：解析的芯片為是一層鋁，且鋁柵極，P阱工藝。該芯片鋁線寬度最小為9微米，柵極寬度為6微米。芯片包含的單元為NMOS、PMOS、反相器、四輸入與非門、電阻、二極管等。
該芯片由兩個四輸入或非門組成，其中一個或非門電路圖如圖1所示，其中9、10、11、12管腳為輸入端，14管腳為電源端，13管腳為輸出端和7管腳為地端。四個輸入端首先分別經(jīng)過一個反相器，然后接入一個四輸入與非門，最后經(jīng)過一個反相器輸出。邏輯關系經(jīng)過推導和仿真驗證為或非門關系。
為了實現(xiàn)靜電保護，在輸入、輸出和電源端分別構造靜電保護。輸入端靜電保護電路由四個二極管和一個限流電阻構成；輸出端靜電保護電路由二個二極管和一個限流電阻構成；電源端靜電保護電路由一個二極管構成。
下面以芯片中四輸入與非門版圖和輸入靜電保護電路說明版圖特點。
該芯片的四輸入與非門版圖如圖2所示。N14、N15、N16、N17為NMOS管，共用一個P阱，從鋁層分析四個NMOS管為串聯(lián)關系。為了節(jié)省面積，相鄰器件源極和漏極共用，即上一個管子源極是鄰近管子漏極；P14、P15、P16、P17為PMOS管，從鋁層分析四個NMOS管為并聯(lián)關系，四個器件源極相連和漏極相連，提取的電路圖見圖1。
該芯片的輸入管腳都有靜電保護電路，如圖3所示。其中D5-1、D5-2為兩個以P阱為P區(qū)的二極管，該管N區(qū)接輸入端，P區(qū)接地；R5為基區(qū)電阻；D5-3、D5-4為以基區(qū)電阻為P區(qū)，襯底為N區(qū)的二極管，其中P區(qū)接電阻，N區(qū)接電源。提取的電路圖見圖1。
三、課程教學改革
1.教學大綱的改革
本科生教學既要注重實踐教學又要兼顧理論教學，不僅要掌握單元的版圖設計和軟件使用，還應該掌握版圖結(jié)構原理。為此確立該課程的基本目標為：電路的分析及應用，能夠讀懂電路的線路圖，并能進行正確分析；版圖識讀和常見基本器件的版圖設計；布局布線與驗證修改；[4]掌握版圖的失效機理，并能掌握特殊器件版圖的設計方法。
根據(jù)電子科學與技術的課程體系，參考幾種教材制定了特色顯著的教學大綱。該大綱主要內(nèi)容包括：模擬和數(shù)字集成電路基本單元電路和工作原理；雙極工藝、CMOS工藝和BICMOS工藝的介紹；集成電路的失效機理和防護措施；三種工藝的中的NPN和PNP晶體管、NMOS和PMOS晶體管、電阻、電容和電感等器件的版圖和工作原理；特殊器件的版圖及工作原理；[5]版圖布局、布線和標準單元設計的基本規(guī)則；逆向版圖的識別方法；[2]集成電路設計軟件的使用方法。[6]
第6篇：集成電路的設計流程范文
關鍵詞：電子科學與技術；實驗教學體系；微電子人才
作者簡介：周遠明（1984-），男，湖北仙桃人，湖北工業(yè)大學電氣與電子工程學院，講師；梅菲（1980-），女，湖北武漢人，湖北工業(yè)大學電氣與電子工程學院，副教授。（湖北 武漢 430068）
中圖分類號：G642.423 文獻標識碼：A 文章編號：1007-0079（2013）29-0089-02
電子科學與技術是一個理論和應用性都很強的專業(yè)，因此人才培養(yǎng)必須堅持“理論聯(lián)系實際”的原則。專業(yè)實驗教學是培養(yǎng)學生實踐能力和創(chuàng)新能力的重要教學環(huán)節(jié)，對于學生綜合素質(zhì)的培養(yǎng)具有不可替代的作用，是高等學校培養(yǎng)人才這一系統(tǒng)工程中的一個重要環(huán)節(jié)。[1，2]
一、學科背景及問題分析
1.學科背景
21世紀被稱為信息時代，信息科學的基礎是微電子技術，它屬于教育部本科專業(yè)目錄中的一級學科“電子科學與技術”。微電子技術一般是指以集成電路技術為代表，制造和使用微小型電子元器件和電路，實現(xiàn)電子系統(tǒng)功能的新型技術學科，主要涉及研究集成電路的設計、制造、封裝相關的技術與工藝。[3]由于實現(xiàn)信息化的網(wǎng)絡、計算機和各種電子設備的基礎是集成電路，因此微電子技術是電子信息技術的核心技術和戰(zhàn)略性技術，是信息社會的基石。此外，從地方發(fā)展來看，武漢東湖高新區(qū)正在全力推進國家光電子信息產(chǎn)業(yè)基地建設，形成了以光通信、移動通信為主導，激光、光電顯示、光伏及半導體照明、集成電路等競相發(fā)展的產(chǎn)業(yè)格局，電子信息產(chǎn)業(yè)在湖北省經(jīng)濟建設中的地位日益突出，而區(qū)域經(jīng)濟發(fā)展對人才的素質(zhì)也提出了更高的要求。
湖北工業(yè)大學電子科學與技術專業(yè)成立于2007年，完全適應國家、地區(qū)經(jīng)濟和產(chǎn)業(yè)發(fā)展過程中對人才的需求，建設專業(yè)方向為微電子技術，畢業(yè)生可以從事電子元器件、集成電路和光電子器件、系統(tǒng)（激光器、太能電池、發(fā)光二極管等）的設計、制造、封裝、測試以及相應的新產(chǎn)品、新技術、新工藝的研究與開發(fā)等相關工作。電子科學與技術專業(yè)自成立以來，始終堅持以微電子產(chǎn)業(yè)的人才需求為牽引，遵循微電子科學的內(nèi)在客觀規(guī)律和發(fā)展脈絡，堅持理論教學與實驗教學緊密結(jié)合，致力于培養(yǎng)基礎扎實、知識面廣、實踐能力強、綜合素質(zhì)高的微電子專門人才，以滿足我國國民經(jīng)濟發(fā)展和國防建設對微電子人才的迫切需求。
2.存在的問題與影響分析
電子科學與技術是一個理論和應用性都很強的專業(yè)，因此培養(yǎng)創(chuàng)新型和實用型人才必須堅持“理論聯(lián)系實際”的原則。要想培養(yǎng)合格的應用型人才，就必須建設配套的實驗教學平臺。然而目前人才培養(yǎng)有“產(chǎn)學研”脫節(jié)的趨勢，學生參與實踐活動不論是在時間上還是在空間上都較少。建立完善的專業(yè)實驗教學體系是電子科學與技術專業(yè)可持續(xù)發(fā)展的客觀前提。
二、建設思路
電子科學與技術專業(yè)實驗教學體系包括基礎課程實驗平臺和專業(yè)課程實驗平臺?；A課程實驗平臺主要包括大學物理實驗、電子實驗和計算機類實驗；專業(yè)課程實驗平臺即微電子實驗中心，是本文要重點介紹的部分。在實驗教學體系探索過程中重點考慮到以下幾個方面的問題：
第一，突出“厚基礎、寬口徑、重應用、強創(chuàng)新”的微電子人才培養(yǎng)理念。微電子人才既要求具備扎實的理論基礎（包括基礎物理、固體物理、器件物理、集成電路設計、微電子工藝原理等），又要求具有較寬廣的系統(tǒng)知識（包括計算機、通信、信息處理等基礎知識），同時還要具備較強的實踐創(chuàng)新能力。因此微電子實驗教學環(huán)節(jié)強調(diào)基礎理論與實踐能力的緊密結(jié)合，同時兼顧本學科實踐能力與創(chuàng)新能力的協(xié)同訓練，將培養(yǎng)具有創(chuàng)新能力和競爭力的高素質(zhì)人才作為實驗教學改革的目標。
第二，構建科學合理的微電子實驗教學體系，將“物理實驗”、“計算機類實驗”、“專業(yè)基礎實驗”、“微電子工藝”、“光電子器件”、“半導體器件課程設計”、“集成電路課程設計”、“微電子專業(yè)實驗”、“集成電路專業(yè)實驗”、“生產(chǎn)實習”和“畢業(yè)設計”等實驗實踐環(huán)節(jié)緊密結(jié)合，相互貫通，有機銜接，搭建以提高實踐應用能力和創(chuàng)新能力為主體的“基本實驗技能訓練實踐應用能力訓練創(chuàng)新能力訓練”實踐教學體系。
第三，兼顧半導體工藝與集成電路設計對人才的不同要求。半導體的產(chǎn)業(yè)鏈涉及到設計、材料、工藝、封裝、測試等不同領域，各個領域?qū)θ瞬诺囊蠹扔泄残?，也有個性。為了擴展大學生知識和技能的適應范圍，實驗教學必須涵蓋微電子技術的主要方面，特別是目前人才需求最為迫切的集成電路設計和半導體工藝兩個領域。
第四，實驗教學與科學研究緊密結(jié)合，推動實驗教學的內(nèi)容和形式與國內(nèi)外科技同步發(fā)展。倡導教學與科研協(xié)調(diào)發(fā)展，教研相長，鼓勵教師將科研成果及時融化到教學內(nèi)容之中，以此提升實驗教學質(zhì)量。
三、建設內(nèi)容
微電子是現(xiàn)代電子信息產(chǎn)業(yè)的基石，是我國高新技術發(fā)展的重中之重，但我國微電子技術人才緊缺，尤其是集成電路相關人才嚴重不足，培養(yǎng)高質(zhì)量的微電子技術人才是我國現(xiàn)代化建設的迫切需要。微電子學科實踐性強，培養(yǎng)的人才需要具備相關的測試分析技能和半導體器件、集成電路的設計、制造等綜合性的實踐能力及創(chuàng)新意識。
電子科學與技術專業(yè)將利用經(jīng)費支持建設一個微電子實驗教學中心，具體包括四個教學實驗室：半導體材料特性與微電子技術工藝參數(shù)測試分析實驗室、微電子器件和集成電路性能參數(shù)測試與應用實驗室、集成電路設計實驗室、科技創(chuàng)新實踐實驗室。使學生具備半導體材料特性與微電子技術工藝參數(shù)測試分析、微電子器件、光電器件參數(shù)測試與應用、集成電路設計、LED封裝測試等方面的實踐動手和設計能力，鞏固和強化現(xiàn)代微電子技術和集成電路設計相關知識，提升學生在微電子技術領域的競爭力，培養(yǎng)學生具備半導體材料、器件、集成電路等基本物理與電學屬性的測試分析能力。同時，本實驗平臺主要服務的本科專業(yè)為“電子科學與技術”，同時可以承擔“通信工程”、“電子信息工程”、“計算機科學與技術”、“電子信息科學與技術”、“材料科學與工程”、“光信息科學與技術”等10余個本科專業(yè)的部分實踐教學任務。
（1）半導體材料特性與微電子技術工藝參數(shù)測試分析實驗室側(cè)重于半導體材料基本屬性的測試與分析方法，目的是加深學生對半導體基本理論的理解，掌握相關的測試方法與技能，包括半導體材料層錯位錯觀測、半導體材料電阻率的四探針法測量及其EXCEL數(shù)據(jù)處理、半導體材料的霍爾效應測試、半導體少數(shù)載流子壽命測量、高頻MOS C-V特性測試、PN結(jié)顯示與結(jié)深測量、橢偏法測量薄膜厚度、PN結(jié)正向壓降溫度特性實驗等實驗項目。完成形式包括半導體專業(yè)實驗課、理論課程的實驗課時等。
（2）微電子器件和集成電路性能參數(shù)測試與應用實驗室側(cè)重于半導體器件與集成電路基本特性、微電子工藝參數(shù)等的測試與分析方法，目的是加深學生對半導體基本理論、器件參數(shù)與性能、工藝等的理解，掌握相關的技能，包括器件解剖分析、用圖示儀測量晶體管的交（直）流參數(shù)、MOS場效應管參數(shù)的測量、晶體管參數(shù)的測量、集成運算放大器參數(shù)的測試、晶體管特征頻率的測量、半導體器件實驗、光伏效應實驗、光電導實驗、光電探測原理綜合實驗、光電倍增管綜合實驗、LD/LED光源特性實驗、半導體激光器實驗、電光調(diào)制實驗、聲光調(diào)制實驗等實驗項目。完成形式包括半導體專業(yè)實驗課、理論課程的實驗課時、課程設計、創(chuàng)新實踐、畢業(yè)設計等。
（3）集成電路設計實驗室側(cè)重于培養(yǎng)學生初步掌握集成電路設計的硬件描述語言、Cadence等典型的器件與電路及工藝設計軟件的使用方法、設計流程等，并通過半導體器件、模擬集成電路、數(shù)字集成電路的仿真、驗證和版圖設計等實踐過程具備集成電路設計的能力，目的是培養(yǎng)學生半導體器件、集成電路的設計能力。以美國Cadence公司專業(yè)集成電路設計軟件為載體，完成集成電路的電路設計、版圖設計、工藝設計等訓練課程。完成形式包括理論課程的實驗課時、集成電路設計類課程和理論課程的上機實踐等。
（4）科技創(chuàng)新實踐實驗室則向?qū)W生提供發(fā)揮他們才智的空間，為他們提供驗證和實現(xiàn)自由命題或進行科研的軟硬件條件，充分發(fā)揮他們的想象力，目的是培養(yǎng)學生的創(chuàng)新意識與能力，包括LED封裝、測試與設計應用實訓和光電技術創(chuàng)新實訓。要求學生自己動手完成所設計器件或電路的研制并通過測試分析，制造出滿足指標要求的器件或電路。目的是對學生進行理論聯(lián)系實際的系統(tǒng)訓練，加深對所需知識的接收與理解，初步掌握半導體器件與集成電路的設計方法和對工藝技術及流程的認知與感知。完成形式包括理論課程的實驗課時、創(chuàng)新實踐環(huán)節(jié)、生產(chǎn)實踐、畢業(yè)設計、參與教師科研課題和國家級、省級和校級的各類科技競賽及課外科技學術活動等。
四、總結(jié)
本實驗室以我國微電子科學與技術的人才需求為指引，遵循微電子科學的發(fā)展規(guī)律，通過實驗教學來促進理論聯(lián)系實際，培養(yǎng)學生的科學思維和創(chuàng)新意識，系統(tǒng)了解與掌握半導體材料、器件、集成電路的測試分析和半導體器件、集成電路的設計、工藝技術等技能，最終實現(xiàn)培養(yǎng)基礎扎實、知識面寬、實踐能力強、綜合素質(zhì)高、適應范圍廣的具有較強競爭力的微電子專門人才的目標，以滿足我國國民經(jīng)濟發(fā)展和國防建設對微電子人才的迫切需求。
參考文獻：
[1]劉瑞，伍登學.創(chuàng)建培養(yǎng)微電子人才教學實驗基地的探索與實踐[J].實驗室研究與探索，2004，（5）：6-9.
第7篇：集成電路的設計流程范文
【關鍵詞】集成電路設計大賽；實踐；創(chuàng)新
To Training Students’Innovative Ability in the Integrated Circuit Design Competition
HU Xiao-ling，YUAN Ying，LIU Qi
（College of Electronics Information and Control Engineering，Beijing University of Technology，Beijing，100124，China）
Abstract：Scientific and technical competition is an important way to promote scientific and technological innovation activities of college students.It is also an important means to cultivate innovative ability of college students.Based on the analysis of the current situation of Chinese information technology，moreover，the training problems in current high education，it describes the active function of the integrated circuits competition in the development of practical and innovative ability of college students.
Keywords：Integrated Circuit Design Competition；Practice；Innovation
1.引言
集成電路作為信息產(chǎn)業(yè)的基礎和核心，是國民經(jīng)濟和社會發(fā)展的戰(zhàn)略性產(chǎn)業(yè)，是衡量一個國家或地區(qū)現(xiàn)代化程度以及綜合國力的重要標志[1]。自2000年以來，在國家政策的大力支持下，我國集成電路產(chǎn)業(yè)得到了長足的發(fā)展。但技術落后仍然制約著我國集成電路產(chǎn)業(yè)的發(fā)展，因此，如何培養(yǎng)出具有創(chuàng)新精神與實踐能力的高素質(zhì)設計人才已經(jīng)成為當前高校的一個迫切任務[2-4]。我校作為“國家集成電路人才培養(yǎng)基地”之一，在集成電路人才培養(yǎng)方面更是肩負著重要使命。
為了促進北京市集成電路產(chǎn)業(yè)發(fā)展需要，進一步加強北京市各高校微電子專業(yè)師資隊伍、教學實驗室和實習實訓基地的建設，為北京集成電路事業(yè)培養(yǎng)出更多的創(chuàng)新性人才，2011年9月18日在北方工業(yè)大學舉辦了“2011年北京大學生集成電路設計大賽”，大賽的主題是“全定制集成電路版圖設計大賽”。此次大賽由北京電子學會主辦、北方工業(yè)大學承辦，大賽的成功舉辦不僅推動了北京市各高校微電子專業(yè)的交流和發(fā)展，同時也為北京市各高校微電子專業(yè)的課程體系改革起到了強有力的推動作用。作為“國家集成電路人才培養(yǎng)基地”，我校一直致力于尋找各種可以為學生提供工程實踐的機會，集成電路設計大賽無疑為我們提供了一個良好的實踐平臺，在三個月的準備過程中，作為參賽學校的一名指導教師更是深刻感受到此次大賽在學生實踐能力和創(chuàng)新能力培養(yǎng)方面所具有的深遠意義。
2.高校人才創(chuàng)新能力培養(yǎng)現(xiàn)狀
受傳統(tǒng)的教育思想和教育觀念的影響，目前大學教育基本還是以知識學習為主，課堂講授多，實驗少，綜合應用實驗更少，教學內(nèi)容也與社會生產(chǎn)及工程應用存在一定脫節(jié)。這種教育模式使學生雖然有較系統(tǒng)的理論基礎和專業(yè)知識，但綜合應用所學知識去分析問題和解決問題的能力仍然不足，“高分低能”的學生占到了相當大的比重。大連民族學院對本校工科專業(yè)學生進行的問卷調(diào)查顯示，72.4%的學生能認識到創(chuàng)新能力對今后個人發(fā)展的重要性；42%的學生認為把一整天的時間都用于實驗室而非自習室有點“浪費學習時間”，其中女生占到65.6%；80.4%的學生在學習時不會推導教材中的公式、定理，而只是單純的把它們當作解題的工具；獲得過國家獎學金、綜合獎學金的同學中僅有25%的同學取得過創(chuàng)新競賽類的獎項[5]。問卷結(jié)果表明，大多數(shù)學生已經(jīng)意識到創(chuàng)新在今后個人發(fā)展中具有的重要意義，并且表現(xiàn)出對創(chuàng)新感興趣，但由于目前大多數(shù)高校對創(chuàng)新能力培養(yǎng)缺乏正確的引導，大部分同學仍是將主要精力放在學習理論知識上，不能對創(chuàng)新活動投入較多的時間和精力，以至于參與創(chuàng)新活動的同學不夠多，部分參與進去的同學也不能長期堅持。
3.大賽對學生創(chuàng)新能力的培養(yǎng)
科技大賽是推動大學生從事科技創(chuàng)新活動的重要途徑，也是培養(yǎng)學生科技創(chuàng)新能力的重要手段。同時，在國家重大教改項目“質(zhì)量工程”的建設內(nèi)容“實踐教學與人才培養(yǎng)模式改革創(chuàng)新”中積也極倡導“開展大學生競賽活動”[6]。
（1）培養(yǎng)了學生的創(chuàng)新能力
集成電路設計大賽激發(fā)了學生對工程實踐的積極性，增強了理論知識與實際相結(jié)合的內(nèi)容，為學生創(chuàng)新能力培養(yǎng)提供了條件。學生從拿到競賽題目開始，就要獨立完成電路設計，單元版圖設計，電路版圖設計，仿真直至最終的設計報告撰寫，在這一系列過程中學生會不斷遇到新情況，新問題，學生需要調(diào)動所學知識，尋找發(fā)現(xiàn)問題并探究解決問題的思路、方法，這實際就是自主學習、不斷探索、不斷創(chuàng)新的過程。生尋找發(fā)現(xiàn)問題并加以探究解決問題的思路、方法上來
（2）提高了學生的實踐能力
集成電路設計大賽要求學生把集成電路分析與設計，集成電路CAD，集成電路EDA，半導體器件原理等相關課程中學到的全面綜合地加以運用，使理論知識與實踐密切地結(jié)合起來，從而使這些知識得到進一步鞏固、深化和發(fā)展。集成電路設計大賽使學生在運用技術資料和使用設計工具方面的基本技能得到一次綜合訓練。通過競賽學生不僅熟練掌握了華大九天EDA設計工具的使用，并對集成電路設計流程有了更深刻的認識，使學生設計能力和解決實際問題的能力有了長足的進步；通過競賽學生知道從事這一行業(yè)應該具有怎樣的知識結(jié)構，具有怎樣的工程意識，為學生將來就業(yè)或進一步深造奠定了堅實的基礎。
（3）培養(yǎng)學生的團隊合作意識
集成電路設計大賽要求3名同學組成一個參賽團隊，在競賽過程中，學生之間需要良好的溝通，積極配合，以獲取最佳成績。在這個過程中學生會有意識的改進為人處事的方式，以平和的心態(tài)和隊友討論問題，耐心聽取并采納別人建議，并默契的分工合作。競賽對學生自身的溝通能力和團隊協(xié)作精神具有良好的促進作用。
4.結(jié)束語
集成電路設計大賽不僅為微電子專業(yè)的學生提供了一個提高自己實踐能力、培養(yǎng)創(chuàng)新精神的平臺，同時通過參賽學生的知識面也得到了拓展，為今后從事復雜的工程設計和科研打下了堅實的基礎。此外，本屆大賽無疑也為高校教師提供了一個良好的交流學習平臺。
參考文獻
[1]集成電路產(chǎn)業(yè)“十一五”專項規(guī)劃．
[2]張興,黃如,張?zhí)炝x,等.北京大學國家集成電路人才培養(yǎng)基地建設思路[J].中國集成電路,2004(7):79-82．
[3]韓力,曾祥仁.電氣信息類專業(yè)人才培養(yǎng)模式及教學內(nèi)容體系改革的研究與實踐[J].重慶大學學報:社會科學版,2001,7(5):78-79.
[4]黃兆信.大類招生:現(xiàn)代大學人才培養(yǎng)趨勢[J].中國高教研究,2004,2:41-43．
[5]霍苗,馬國艷,李忠楠.以科技競賽為載體,提高工科大學生的創(chuàng)新能力[J].價值工程,
2011,18:9.
第8篇：集成電路的設計流程范文
關鍵詞：優(yōu)化算法 集成電路 優(yōu)化 設計
中圖分類號：G71 文獻標識碼：A 文章編號：1674-098X（2015）08（a）-0044-04
由于大量芯片制造技術變革，使得集成電路具有更加龐大的規(guī)模，在片上系統(tǒng)有更多復雜性的設計，要求芯片在進行設計時，不光有相應的集成電路知識，還要能夠進行更加快捷的電路設計。在進行相應的電路設計時，需要權衡各個性能指標，將其最優(yōu)性能發(fā)揮出來，使用更多目標化的領域進行電路優(yōu)化，還需要權衡各個目標，保證達到最優(yōu)化的同時，不會消耗各自的性能，保證各個目標間不存在惡劣影響，并互相保證最優(yōu)化功能[1]。
對于系統(tǒng)復雜性的設計，通過對設計過程的加速，來進行相應計算機的輔助綜合性分析，包括對電路進行模擬、射頻等辦法。數(shù)字電路能夠更加簡單的將不同邏輯層次進行抽離，提高電路的自動分布。模擬電路設計過程，因為種類繁多，結(jié)構差異巨大，設計需要大量的人力物力和技術指導。在一個小的芯片中，射頻電路雖然占用面積小，但是設計成本和設計時間卻要超出想象，其內(nèi)產(chǎn)生的相應寄生效應，會導致電路的失真，無疑對電路優(yōu)化增加阻礙。智能優(yōu)化算法通過自然界的生物群體進行相關智能表現(xiàn)的一系列現(xiàn)象，并能夠設計出較為基礎的優(yōu)化算法，并同生物一樣，能夠?qū)⒓呻娐愤M行更加優(yōu)化的智能設計，極好的調(diào)整自我，來適應周圍環(huán)境變化。有效地將智能算法在各種大范圍的電路設計中進行應用，可以更好地增加電路設計效率，解決集成電路中存在的多沖突指標。還能夠發(fā)揮出自身潛在特點，提供設計者相應的數(shù)據(jù)庫進行電路方面的設計工作。
1 智能優(yōu)化算法
人們利用自然界來認識更多的事物，并通過事物的來源進行想象和創(chuàng)造。智能優(yōu)化算法也就是基于自然界，進行適應性啟發(fā)，從而模擬進化出來的利用計算機進行表達的方法。智能優(yōu)化算法具體可以包括模擬退火、禁忌搜索、群智能優(yōu)化等，能夠通過各種模擬自然界的相關程序，擴大搜索范圍，具有較強的全局搜索特點，可以得到更為優(yōu)化的解決傳統(tǒng)問題的辦法，從任何研究角度，都能提供較為新穎的解決辦法。
1.1 禁忌搜索
禁忌搜索算法是通過對人類的大腦進行記憶啟發(fā)的算法，具有更加廣闊的搜索范圍，有全局搜索的功能[2]。利用十二表法來鎖住搜索區(qū)域，通過相應的禁忌準則來減少重復搜索的工作量，釋放禁忌中的優(yōu)良個體，具有多樣性的搜索功能，減少系統(tǒng)陷入僵局，尋找到最適合的全局最優(yōu)。
1.1.1 流程
禁忌搜索算法需要尋找到一個較為可行的點作為當前的初始解，再通過對其所在結(jié)構的函數(shù)鄰域解來進行相關鄰域的創(chuàng)建工作，隨后選出一定的鄰域解作為候選[3]。如果選出的候選是最優(yōu)目標，測得結(jié)果比搜索出來的最優(yōu)還好，就成為“超過預想狀態(tài)”，可以忽略其禁忌特點，用其作為當前解，填入禁忌中，修改每任禁忌對象；如果選出的候選不是最優(yōu)目標，那么這一結(jié)果就不能夠出現(xiàn)在禁忌中，忽略禁忌中的最優(yōu)解和當前解間的差異，將其填入禁忌中，改動每任緊急對象，反復搜索，直至找到“超過預想狀態(tài)”。具體的禁忌算法流程見圖1。
1.1.2 關鍵要素
完整的最優(yōu)算法通常包括多種要素，當然禁忌算法也如此，這些要素都會影響緊急搜索是否能夠找到最優(yōu)解。十二表法主要包括禁忌表、移動與鄰域、適配值函數(shù)、對象、長度、初始解、候選解、藐視、終止準則等[4]。
（1）初始解，也就是進行搜索時的最初狀態(tài)，初始解是通過隨機辦法生成的，遇到復雜約束時，隨機生成的初始解就不一定可行，因此具有很大的局限性。對于初始解的選取，在一個集成電路的設計中，占據(jù)較為重要的地位，選定合適的初始解，能夠有效降低工作量，增加搜索效率和搜索質(zhì)量。
（2）移動與鄰域。一個生成新的最優(yōu)解的過程就是所謂的移動。移動通常需要依據(jù)具體情況進行針對性的分析[5]。鄰域就是利用當前所解，通過一些列的移動產(chǎn)生的新的最優(yōu)解，領域主要視具體情況而定，而鄰域結(jié)構能夠高質(zhì)量的保證其搜索產(chǎn)生的最優(yōu)解，從而增加算法的效率。
（3）候選解作為當前領域解中的最優(yōu)解，其范圍大小通過搜索速度來確定。遇到較大規(guī)模的問題時，候選解的范圍則會變大，結(jié)合鄰域搜索的速度，通常只用當前解作為候選集。
（4）適配值函數(shù)類似于遺傳算法中的適應度函數(shù)，主要是為了評價單個個體的優(yōu)劣情況。通常適配值函數(shù)都會改變目標函數(shù)來選擇，當遇到的目標函數(shù)具有較大的計算量時，需要簡單的改進適應算法，只要能夠?qū)烧弑３衷谝欢ǚ秶鷥?nèi)，就可以當做適配值函數(shù)。
（5）禁忌表作為設計禁忌對象時的特有結(jié)構，能夠有效防止搜索陷入重復的死循環(huán)僵局，也能夠保證算法不會拘泥在局部最優(yōu)解之內(nèi)[6]。而禁忌對象和長度作為緊急表中的兩個主要因素，前者影響表內(nèi)的變化，通常改變這些元素能夠有效避免其搜索到的結(jié)果是局部最優(yōu)解，可以使用狀態(tài)本身，后者是適配值，當做禁忌對象；而后者則表示了禁忌表的范圍。
（6）藐視準則，代表的是一種渴望與破禁的水平[7]，當移動后的解要優(yōu)于最優(yōu)解時，就可以進行移動，不論該結(jié)果是否存在于禁忌表之中。滿足這個條件，就是藐視準則。通常情況下，這一準則就是為了預防遺失最優(yōu)解而設立的。
（7）終止準則，當使用禁忌法進行搜索時，找不到最優(yōu)解，也就是說搜索到的結(jié)果不能夠保證是全局最優(yōu)解，也不能夠利用目前已知的數(shù)據(jù)進行判斷，所以需要使用終止準則進行停止搜索的工作。
1.1.3 特點和應用
同智能優(yōu)化的其他算法比較，禁忌優(yōu)化算法能夠更好的跳出思維的局限，利用全局進行搜索，并且該算法可以接受一定的差解，可以很好的進行局部搜索，又兼顧全局搜索[8]。而禁忌優(yōu)化算法的缺點則是對于初始解和鄰域的依賴程度較大，不能夠很好的進行串行算法，降低了全局搜索的能力，多個關鍵性參數(shù)導致其并行算法的影響小，一旦出現(xiàn)不當?shù)脑O置，很容易降低整體算法的計算能力。由于禁忌優(yōu)化算法能夠更好的解決小規(guī)模問題的優(yōu)化，所以對于最短時間內(nèi)解決在設計超大規(guī)模的集成電路芯片問題時，具有較多的應用，在生產(chǎn)、組合、電路設計、神經(jīng)網(wǎng)絡等領域應用較為廣泛，并有很多函數(shù)方面的全局最優(yōu)解研究，通過不斷改進禁忌算法，能夠擁有更加廣泛的適用范圍。近年來，對于模擬退火算法同禁忌優(yōu)化算法結(jié)合的方案也有一定程度的研究，利用二者配合使用的混合式搜索算法，能夠較好的解決相關問題，并進行算法的優(yōu)化工作。
1.2 模擬退火算法
模擬退火算法是一種利用概率來接收新事物的Metropolis準則[9]。進行組合間最優(yōu)解的尋找工作，主要的思想是根據(jù)固體物質(zhì)在退火時，依據(jù)溫度的變化，選出的最高熵值（即內(nèi)部無序狀態(tài)），熵值下降（即粒子逐漸出現(xiàn)一定的規(guī)律），通過這一過程進行溫度的平衡狀態(tài)，從而達到基本溫度狀態(tài)，也就是最低熵值（即固體內(nèi)部最低內(nèi)能），這一過程同尋求最優(yōu)解的過程極為相似，概率論上利用退火過程進行模擬來解釋相關模型。
1.2.1 流程
模擬退火算法開始于一個較高溫度，隨著溫度的降低，呈現(xiàn)一種跳躍的征象，利用目標函數(shù)搜索全局，尋找全局最優(yōu)解[10]。模擬退火算法可以說是一種能夠進行多問題解決的優(yōu)化辦法，基本上能夠進行全局優(yōu)化。
（1）Metropolis準則，假設一個系統(tǒng)的自由能等于系統(tǒng)內(nèi)能與系統(tǒng)溫度的差值，用公式（1）代表，s是系統(tǒng)的熵。假設恒溫系統(tǒng)的兩個狀態(tài)是i和l，使用公式（2）和（3）表示。
F=E-Ts （1）
Fi=Ei-Tsi （2）
Fl=El-Tsl （3）
通過計算可以得出，F(xiàn)=Fl-Fi=Ei- El-（Tsi+Tsl）=E-Ts。當系統(tǒng)從狀態(tài)l變成狀態(tài)i時，F(xiàn)則會小于正常，說明能量明顯減少，熵值明顯增加，對自身變化較大。因此，溫度恒定，系統(tǒng)會把自身的非平衡狀態(tài)轉(zhuǎn)變?yōu)槠胶鉅顟B(tài)，由溫度決定兩因素的地位。假設微粒的原始狀態(tài)l是固體物質(zhì)當前所處的狀態(tài)，使用能量狀態(tài)Ei來表示，隨后利用一個抗干擾裝置，隨機改變微粒位置，產(chǎn)生了一個新的能量狀態(tài)El，如果Ei
R=Exp[-（Ei- El）/kT] （4）
T代表絕對溫度，k是常數(shù)，R
Pl=1/z*exp（-El/kT） （5）
Pl代表系統(tǒng)處于微觀l的概率，而exp（-El/kT）是分布因子。當處于較高溫度時，系統(tǒng)能夠接收能量差距極大的新狀態(tài)，所以，當溫度處于一個較低的水平時，系統(tǒng)接收的新狀態(tài)要求僅有極小幅度的變化，所以對于不同溫度而言，具有相同的熱運動原理，但是溫度是零攝氏度時，任何的Ei>El均是不成立的。
（2）流程，假定初始溫度是T0，初始點是X0，計算初始點的函數(shù)值是f（X0），隨機產(chǎn)生的擾動為X，新點則變?yōu)楣剑?）。計算該函數(shù)f（X1）和該函數(shù)同初始值之間存在的差異，即公式（7）。
X1=X+X （6）
f=f（X1）-f（X0） （7）
如果差異函數(shù)f低于正常，則下一次進行退火的模擬初始點可以使用新的點來代替；如果差異函數(shù)f高于正常，則需要計算新點接收的概率，即公式（8）。
P（f）=exp（-f/kT） （8）
在[0，1]區(qū)間內(nèi)，偽隨機產(chǎn)生的數(shù)s，如果P（f）低于s，則下一次進行退火的模擬初始點可以使用新的點來代替，否則需要重復Metropolis準則，直到選出合適的數(shù)值為止。
1.2.2 關鍵要素
（1）狀態(tài)空間和鄰域函數(shù)。狀態(tài)空間也就是搜索空間，包括所有編碼后產(chǎn)生的可行解。在進行候選解的創(chuàng)建時，需要盡可能使用原始狀態(tài)函數(shù)進行創(chuàng)建，從而充滿整個空間[11]。
（2）狀態(tài)轉(zhuǎn)移概率，也就是接受概率，使用Metropolis準則，在進行可行解的轉(zhuǎn)化過程時，也受到T（溫度參數(shù)）的影響。
（3）冷卻進度表T，是從高溫T0到低溫冷卻時進行相應管理的一個進度表。如果使用T（t）來表示溫度，經(jīng)典的模擬退火算法進行冷卻的方式使用公式（9）表示。快速冷卻法則可以用公式（10）表示。
T（t）=T0/lg（1+t） （9）
T（t）=T0/（1+t） （10）
以上兩種辦法都能夠降低模擬退火點至全局最小。冷卻進度表也說明該算法的效率，并且要想得到最佳組合，需要進行大量實驗才能夠得到。
（4）初始溫度，如果具有較高的初始溫度，那么會有較高的概率搜到高質(zhì)量解，但需要更長的運算時間。對于初始溫度的給定時，需要結(jié)合算法優(yōu)化所消耗的時間和效率，通常有兩種辦法，一是利用均勻辦法產(chǎn)生的一種狀態(tài)，將每一個目標函數(shù)都設定為初始溫度。另一個辦法是使用任意產(chǎn)生的狀態(tài)，利用最大目標函數(shù)進行確認，記錄其差值，即max，根據(jù)差值使用某一函數(shù)作為初始溫度。
（5）外循環(huán)終止準則，又叫做終止算法準則，常用準則包括設置溫度終止閾值，外循環(huán)的迭代，系統(tǒng)熵穩(wěn)定程度的判定。
（6）內(nèi)循環(huán)終止準則，也就是Metropol
is準則，利用不同溫度選出不同候選解，又被稱為是抽樣穩(wěn)定性質(zhì)準則，主要包含以下內(nèi)容：目標函數(shù)均值是否穩(wěn)定，連續(xù)若干個目標函數(shù)變化幅度，采樣辦法。
1.2.3 特點和應用
模擬退火算法通過概率的辦法尋求全局最優(yōu)解，不受初始值的影響，能夠緩慢進行收斂，能夠較好的進行多數(shù)據(jù)的并行、擴展和通用，使用極高的效率進行有關最優(yōu)化組合問題的解。不足之處是在一定程度上，雖然能夠降低程序陷入優(yōu)化僵局的可能性，但在進行大范圍搜索時，需要多次進行計算，從而尋找到最優(yōu)解，在實際的應用中，這一缺點極大地增加了工作量，不利于優(yōu)化計算效率。
作為一種較為通用的使用隨機辦法進行搜索的計算方法，模擬退火算法已經(jīng)廣泛的在機器學習、神經(jīng)、生產(chǎn)、圖象等領域進行應用，對自動設計的模擬集成電路，應用模擬退火算法進行設計，多目標進行優(yōu)化設計等。
1.3 遺傳算法
遺傳算法是基于達爾文生物進化論有關自然選擇同生物進化過程進行相關的計算所制作出來的模型，足以滿足適者生存與優(yōu)勝劣汰的生物界遺傳機制。
1.3.1 流程
遺傳算法優(yōu)化問題解叫做個體，通常使用變量序列來表示，叫做染色體或基因串。利用簡單的字符或數(shù)字表示染色體，通常使用0和1的二進制進行表示，或利用其他特殊問題進行表示，叫做編碼。
遺傳算法開始于種群，依據(jù)適者生存與優(yōu)勝劣汰的生物界遺傳機制，不斷進行迭代進化，通過選擇、交叉和變異生成新種群，從而產(chǎn)生最優(yōu)解。遺傳算法流程圖如圖2所示。
1.3.2 優(yōu)點及應用
遺傳算法依據(jù)適者生存與優(yōu)勝劣汰的生物界遺傳機制，主要優(yōu)點包括以下幾點。第一，不需要使用函數(shù)，就能夠直接對結(jié)構對象進行有關求導的操作；第二，遺傳算法整體優(yōu)化不受梯度和輔助的影響，只受目標和適應度的影響；第三，使用一定概率進行變遷，不需要固定在某一區(qū)域，很好的對搜索方向進行校正和適應，從而自動獲得結(jié)果；第四，遺傳算法具有較強的全局搜索力。以上這些優(yōu)點很好地為相對較為復雜的問題進行有關系統(tǒng)求解時提供了相應的框架，因此被廣泛地應用在人們各個領域的生活中。
2 基于遺傳算法的二級運放電路優(yōu)化
利用遺傳算法進行有關系統(tǒng)優(yōu)化能夠使用更少的資源來設計自動化電路優(yōu)化，既降低硬件的成本又縮短設計的使用時間。利用仿真軟件進行有關電路設計的優(yōu)化，能夠使用更加精確的模型進行優(yōu)化，但是其缺點在于巨大的求解空間導致耗費時間長。所以目前有一種提法是根據(jù)電路性能進行相關遺傳算法的解析，具有用時短、操作性能有所改善的優(yōu)點。對于不是要求很嚴格的設計條件，可以使用二級運放進行電路設計，更加縮短設計時間。
2.1 二級運放的電路分析
進行有關集成電路的模擬中，使用運算放大器，能夠很好的將單元模塊進行高倍放大，通常情況下，使用反饋網(wǎng)絡進行有關電路模塊功能的重組。運算放大器作為一種較為重要的模擬和數(shù)模信號的系統(tǒng)電路模塊，已經(jīng)被應用到各種系統(tǒng)的電路設計之中，運算放大器主要包括輸入差分、增益中間、緩沖輸出以及電路偏置和補償四種?；窘Y(jié)構如圖3所示。
2.2 二級運算放大器性能指標
下面通過二級運算放大器的交流小信號模型對運放的重要性能進行分析。第一級運放為M1-5的差分運放構成，第二級運放為M6-7的共源放大器構成。二級運放等效模型如圖4所示。
轉(zhuǎn)換速率，又叫做壓擺率，也就是說在運算放大器進行電壓輸出時候產(chǎn)生的轉(zhuǎn)換速率，很好的提示運放速度。在輸入端連接一個比較活躍的信號，通過運放輸出測得最大上升速率。
2.3 遺傳算法對電路進行優(yōu)化設計
目前一種較為新穎的優(yōu)化電路生成辦法是在小環(huán)境范圍進行有關二級運放的優(yōu)化。具體編碼方式包括集合染色體內(nèi)的各種未知參數(shù)，使用0和1的二進制代碼，代表不同的設計電路的方案。使用每個指標的性能函數(shù)相乘，得到適應度函數(shù)，從而顯示出最大化目標函數(shù)和最小化目標函數(shù)。
自適應免疫遺傳算法是目前較為新穎的智能優(yōu)化改進算法，求解模擬相關生物學中的免疫系統(tǒng)，利用抗體的產(chǎn)生來排除抗原。自適應免疫遺傳算法使用一種較為高質(zhì)量的節(jié)約資源進行有關機制的克隆，對于優(yōu)化解即抗體進行高概率的選擇，同適應度函數(shù)有一個正比例關系。選定個體后將其復制傳代，放棄本身的親和力，也就是抗原抗體的匹配度，將優(yōu)化的目標函數(shù)作為個體抗原。利用自適應免疫遺傳算法，提出相應電路圖的設計圖案，如圖5。
自適應免疫遺傳算法引入生物界內(nèi)免疫系統(tǒng)相關概念與免疫系統(tǒng)方法，有效提升遺傳算法進行全局搜索方面的能力，并有效進行相關速度的收斂。改進后算法能夠有效的克服傳統(tǒng)算法中過早收斂的問題，以及盲目進行交叉和變異的操作，進行自適應免疫遺傳算法電路的優(yōu)化，如圖6所示。
2.4 電路優(yōu)化及仿真結(jié)果
運算放大器作為在進行電路的集成模擬過程中應用最為廣泛的電路，也具有較大的功耗和時間模塊，所以不同的方法設計顯示出不同的電路性能。比較具有代表性的二級運算放大器的電路圖如圖7所示。
從圖7可以看出，對于具有特定結(jié)構的功能電路，如果擁有較為合理的尺寸設計，可以得到一個較為固定的電路指標，某一性能改變會導致其他性能的變化。依據(jù)自身的電路設計經(jīng)驗和實際電路的設計要求，來選擇合理的電路設計，雖然使用優(yōu)化算法可以在設計電路時進行一定的優(yōu)化，但是有關電路性能方面的解析，有關目標函數(shù)準確性模型的建立，具有一定的限制條件，需要進行更加深入的研究。
3 結(jié)語
智能優(yōu)化算法在當今的很多領域內(nèi)，都是重點的研究項目，該文主要針對智能優(yōu)化算法的產(chǎn)生和發(fā)展進行闡述，并詳細分析了幾種較為典型的智能優(yōu)化算法，其中，最具有代表性的集中算法是粒子群優(yōu)化、遺傳算法等。雖然該文分析和研究的是集成電路進行智能設計的更為優(yōu)化的方法，但是今后對于集成電路的智能設計，還有很多問題值得進行深入研究。
參考文獻
[1]郭文忠，陳國龍，陳振.離散粒子群優(yōu)化算法研究綜述[J].福州大學學報（自然科學版），2011，39（5）：631-638.
[2]胡小婷，田澤.基于DO-254的航空集成電路設計保障研究[J].計算機技術與發(fā)展，2012，22（8）：189-191，195.
[3]張志偉.模數(shù)混合信號集成電路自動設計技術研究[J].陜西理工學院學報（自然科學版），2013，29（4）：25-29.
[4]張孟娟.張江高科技園區(qū)集成電路設計企業(yè)發(fā)展之研究[J].經(jīng)濟研究導刊，2013（12）：26-28，79.
[5]冼志勇，徐潔.戰(zhàn)略性新興產(chǎn)業(yè)知識產(chǎn)權保護的協(xié)同合作機制研究―― 以集成電路設計公司為例[J].科學管理研究，2013，31（4）：57-60.
[6]劉俐，趙杰.針對職業(yè)崗位需求探索集成電路設計技術課程教學新模式[J].中國職業(yè)技術教育，2012（2）：5-8.
[7]王高峰，趙文生.三維集成電路中的關鍵技術問題綜述[J].杭州電子科技大學學報，2014，34（2）：1-7.
[8]武玉華，路而紅，梁巨輝，等.數(shù)字密碼鎖專用集成電路的設計[J].計算機測量與控制，2010，18（12）：2842-2845.
[9]岳亞杰，楊慧晶，張宏國.集成電路設計與集成系統(tǒng)專業(yè)人才培養(yǎng)模式的探究[J].黑龍江教育（高教研究與評估），2013（3）：62-63.
第9篇：集成電路的設計流程范文
1CDIO工程教育理念
CDIO工程教育模式，是由美國麻省理工學院、瑞典皇家工學院等四所大學共同創(chuàng)立的工程教育改革模式。是近年來國際工程教育改革的最新成果，CDIO是構思(Conceive)、設計(Design)、實施(Implement)、運作(Operate)4個英文單詞的縮寫，以產(chǎn)品從研發(fā)到運行的生命周期為載體讓學生以主動的、實踐的、與課程之間有機聯(lián)系的方式學習掌握知識&-4。迄今已有幾十所世界著名大學加入了CDIO國際組織，這些學校采用CDIO工程教育理念和教學大綱開展教學實踐，取得了良好的效果。
2存在的問題與課程建設思想
微電子技術研究的中心問題是集成電路的設計與制造,將數(shù)以億計的晶體管集成在一個芯片上。微電子技術是信息技術的基礎和支柱，是21世紀發(fā)展最活躍和技術增長最快的高新科技，其產(chǎn)業(yè)已超過汽車工業(yè)，成為全球第一大產(chǎn)業(yè)。微電子工藝課程主要介紹微電子器件和集成電路制造的工藝流程，平面工藝中各種工藝技術的基本原理、方法和主要特點。其課程建設思想是使學生對半導體器件和半導體集成電路制造工藝及原理有一個較為完整和系統(tǒng)的概念，掌握當前微電子芯片制作的工藝流程、主要設備、檢測方法及其發(fā)展趨勢^7]。
但目前該課程教學中存在較多問題，教學效果不佳，主要有如下幾點：(1)教材陳舊，沒有較適合的雙語教材，難以適應跨國際的微電子制造工藝新技術的快速發(fā)展;(2)教學內(nèi)容信息量大，在教學時間短、內(nèi)容多的情況下，教師難以合理安排教學進度;(3)在課程設置上重理論輕實踐，技術性和實踐性的內(nèi)容較少，與迅速發(fā)展的工業(yè)實際脫節(jié);(4)教學方法單一,理論聯(lián)系實際不緊密，不利于學生課堂積極性的提高與創(chuàng)造性的發(fā)揮“5)實踐教學環(huán)境較差，由于微電子工藝設備十分昂貴，有待加強高校精密貴重儀器設備和優(yōu)質(zhì)實驗教學資源共享平臺和運行機制的建設;(6)教評形式單一，忽略了實踐教學與考核，致使大多數(shù)學生只是死記硬背書本知識的學習方式來應付考試。
3微電子工藝的課程建設
3.1教材選取及教學內(nèi)容改革
本課程教材選用經(jīng)歷了《芯片制造一半導體工藝制程實用教程》、《現(xiàn)代集成電路制造工藝原理》到目前的首選教材：國外電子與通信教材系列中，美國MichaelQiurk和JulianSerda著《半導體制造技術》韓鄭生的中文翻譯本。該書不僅詳細介紹芯片制造中的每一關鍵工藝，而且介紹了支持這些工藝的設備以及每一道工藝的質(zhì)量檢測和故障排除;并吸收了當今最新技術資料，如用于亞0.25pm工藝的最新技術:化學機械拋光、淺槽隔離以及雙大馬士革等工藝;內(nèi)容豐富、全面、深入淺出、直觀形象、思考習題量大，并附有大量的結(jié)構示意圖、設備圖和SEM圖片，學生很容易理解，最主要的相對前兩本教材,它更加突出實際工藝，弱化了較抽象的原理。
教學內(nèi)容上采取調(diào)整部分章節(jié)，突出教學重點，并適當增減部分教學內(nèi)容。本課程的目的是使學生掌握半導體芯片制造的工藝和基本原理，并具有一定的工藝設計和分析能力,課程僅32學時，而教材分20章,600頁，所以教師需要精選課堂授課內(nèi)容。從襯底制備、薄膜淀積、摻雜技術到圖形加工光刻技術以及布線與組裝,所涉及的概念比較多，要突出重點：薄膜淀積(氧化、蒸發(fā)、濺射、MOCVD和外延等)，光刻與刻蝕技術、摻雜技術，需章節(jié)調(diào)整系統(tǒng)整合;對非關鍵工藝的5~8章(介紹半導體制造中的化學藥品、污染及缺陷等內(nèi)容)只作為學生課后自學閱讀。第2章的半導體材料特性已在“固體物理”課程中詳細介紹，第3章的器件技術已在‘‘半導體物理“晶體管原理”課程中介紹，第20章裝配與封裝會在“集成電路封裝與測試”課程中介紹，故無需重復講解。將第9章集成電路制造工藝概況放在后面串通整過工藝講解，即通過聯(lián)系單項工藝流程,具體分析講解典型的CMOS芯片制造工藝流程,如由n-MOS和p-MOS兩個晶體管構成的CMOS反相器，這樣能夠加深對離子注入、化學氣相淀積、光刻關鍵技術、集成電路的隔離技術以及VLSI的接觸與互連技術等內(nèi)容的理解。
另一方面，指導學生查閱相關資料，對教材內(nèi)容作必要的補充，微電子工藝技術的發(fā)展迅速，因此需要隨時跟蹤微電子工藝的發(fā)展動態(tài)、技術前沿以及遇到的挑戰(zhàn)。特征尺寸為45nm的集成電路已批量生產(chǎn)，高K介質(zhì)/金屬柵層疊結(jié)構、應變硅技術已采用。而現(xiàn)有的集成電路工藝教材很少能涉及到這些新技術，為了防止知識陳舊，應多關注集成電路工藝的最新進展，尤其是已經(jīng)投入批量生產(chǎn)的工藝技術，及時將目前主流的工藝技術融入課程教學中。
3.2教學方法的改革
(1)開發(fā)多媒體工藝教學軟件，利用多媒體技術，將動畫、聲音、圖形、圖像、文字、視頻等進行合理的處理，利用大量二維和三維的多媒體圖片、視頻來展示和講解復雜的工藝構造過程。開發(fā)圖文聲像并茂的微電子工藝多媒體計算機輔助教學軟件，給學生以直觀、清楚的認識，有助于提高教學質(zhì)量。
(2)微電子工藝綜合共享實驗平臺建設，集成電路的制造設備價格昂貴，環(huán)境條件要求苛刻，運轉(zhuǎn)與維護費用很大，國內(nèi)僅部分高校擁有集成電路工藝試驗線或部分實驗分析設備。按照有償服務或互惠互利原則共享設備儀器資源，創(chuàng)建各院校之間和與企業(yè)之間的“微電子工藝綜合共享實驗平臺”可極大的提高集成電路工藝及其實驗課程教學效果，即解決了一些院校資金短缺問題，同時也部分補償了大型設備的日常使用和維護費用問題。其綜合共享實驗平臺包括金屬有機化合物MOCVD沉積技術、分子束外延、RF射頻磁控濺射、XPS、XRD及AFM分析測試、光刻、離子注入等涉及投資巨大的儀器設備實驗項目。
(3)拓展實踐能力的校企合作，讓學生帶著理論知識走進企業(yè)的真實工程環(huán)境，探索利用企業(yè)先進的工藝線資源進行工藝實驗教學與參觀實習6-9]。參觀實習能夠使學生對集成電路的生產(chǎn)場地,超凈環(huán)境要求具有深刻的感性認識，對單晶硅制造流程、芯片制造工藝過程以及芯片的測試和封裝的了解也更加系統(tǒng)和全面。同時利用假期安排學生去企業(yè)實習，讓學生參與企業(yè)的部分生產(chǎn)環(huán)節(jié)，親身感受實際工藝生產(chǎn)過程，增加學生對企業(yè)的了解，也利于企業(yè)選拔優(yōu)秀學生。
(4)工藝視頻與工藝實驗輔助教學，由于微電子工藝內(nèi)容與生產(chǎn)密切結(jié)合，不能單靠抽象的書本知識教學，對于學生無法了解到的一些工藝實驗與設備，可通過錄像教學來補充。本學院購置了清華大學微電子所的集成電路工藝設備錄像與多媒體教學系統(tǒng)，結(jié)合國外英文原版的工藝流程視頻,通過工藝視頻把實際工藝流程、設備和設備操作等形象地展示在課堂。多媒體教學系統(tǒng)提供了氧化、擴散和離子注入三項工藝設備操作模擬，可使學生身臨其境地對所學的基本工藝進行簡單的模擬。同時結(jié)合課堂教學開設半導體平面工藝實驗，主要包括以：氧化、光刻、擴散、蒸鋁、反刻、劃片、裝架、燒結(jié)、封裝。實驗以教師講解與學生動手相結(jié)合，既培養(yǎng)了學生的實際動手能力，又使學生掌握了科學分析問題的方法，激發(fā)了學生的學習興趣,加深學生對課堂理論知識的理解。
3.3多元化的考核評價體系
對學生的考核是對其具體學習成果的度量，也是檢驗教學改革成效的重要手段，為了更科學合理的考核學生，我們建立了多元化的更加注重過程參與的考試評價體系，降低了期末考試在總成績中所占比例，最大限度避免學生靠死記硬背來應付考試和學生創(chuàng)新思維被抑制、高分低能現(xiàn)象產(chǎn)生。這種多元化、過程性的成績評定方法，強調(diào)知識的積累與構建過程，消除了學生重理論輕實踐,考前死記硬背應付考試的弊病。總評成績由平時成績和期末考試成績兩部分構成。但加大平時成績的權重,平時成績即包括了作業(yè)與考勤，還包括綜合性實驗成績、設計仿真、國外工藝視頻翻譯、專題小論文和專題PPT論壇團隊成績等。同時在期末考題中增加openanswerquestion型、工藝過程設計型題目110-11。
4結(jié)語
